JPS60198761A - ろう付け方法 - Google Patents
ろう付け方法Info
- Publication number
- JPS60198761A JPS60198761A JP5491084A JP5491084A JPS60198761A JP S60198761 A JPS60198761 A JP S60198761A JP 5491084 A JP5491084 A JP 5491084A JP 5491084 A JP5491084 A JP 5491084A JP S60198761 A JPS60198761 A JP S60198761A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- layer
- ceramic substrate
- brazing
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005476 soldering Methods 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010936 titanium Substances 0.000 claims abstract description 13
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 13
- 230000000737 periodic effect Effects 0.000 claims abstract description 5
- 238000005219 brazing Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 11
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 abstract description 11
- 238000007747 plating Methods 0.000 abstract description 6
- 229910052763 palladium Inorganic materials 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 229910052718 tin Inorganic materials 0.000 abstract description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000007935 neutral effect Effects 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 22
- 229910052737 gold Inorganic materials 0.000 description 22
- 239000010931 gold Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 13
- 239000004020 conductor Substances 0.000 description 13
- 229910052750 molybdenum Inorganic materials 0.000 description 13
- 239000011733 molybdenum Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 239000004859 Copal Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000782205 Guibourtia conjugata Species 0.000 description 1
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- JUWSSMXCCAMYGX-UHFFFAOYSA-N gold platinum Chemical compound [Pt].[Au] JUWSSMXCCAMYGX-UHFFFAOYSA-N 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、パッケージ基板における入出力電気接続ピン
を接着する方法に係ル、更に具体的にいえば多層セラミ
ック基板の接続ピンを基板に結合させるための接合手段
に係るO (従来技術) 最近の=ンピュータシステム等の高密度小屋化、高速化
および高パフォーマンス化に対して実装レベルにおける
パッケージ基板の要求はますますきびしいものになって
きている。具体的にはパッケージ基板において配線密度
を高め信号線幅を微細化すること、信号線導体の抵抗値
を下げること、絶縁材料の誘電率を下げること等が要求
されておシ、これに応えるようなパッケージ基板技術が
開発されてきた。例えばアルミナグリーンシートを用い
た多層セラミック基板ガラスセラミックグリーンシート
を用い900℃程度で焼結出来、金および銀−パラジウ
ム系導体が使える低温焼結多層セラミック基板、またセ
ラミック基板上ヘスバッタ蒸着等の薄膜技術を用いたパ
ッケージ基板、更に拡有機絶縁材料(ポリイミド等)を
用い薄膜導体と組み合せたパッケージ基板等々がある0
このよl高密度化、微細化された実装基板上へは、超L
8Iチ、プが多数実装されることKなシ、シたかって、
基板外部と電気的に接続するた恰の入出力端子数は極め
て多くなってくる0そのため入出力端子を多層基板裏面
にピンで形成する技術が開発されている〇 この多層セラ5ツク基板に接続ビンを取シ付ける従来技
術としては、例えばアルミナ多層基板において銀ろうを
用いてコバール又は4・2アpイ等の材質の接続ビンを
取シ付けていた◎第1図は、従来方法を説明するための
図であ)、アルミナグリーンシートに形成したモリブデ
ン又はタングステン等の導体パッド゛およびスルーホー
ル中の導体を1500℃以上の温度で還元雰囲気中で焼
結したのちのセラミック基板lおよびモリブデン又はタ
ングステン等の導体2が示されている口この導体パッド
部分にメッキによルニッケル層3を形成し、次に、コパ
ール又は4会2ア四イの接続ビン5を銀ろう4により取
シ付けている。銀ろうの組成は、一般にはAg 60亀
!チーCu 40 mol−の共晶合金が使われておシ
融点状779℃であシ、ろう付は処理温度は810℃程
度であシ、モリブデン等の導体の酸化を防ぐために水素
還元雰囲気中で行なわれる0次に基板に取シ付けられた
接続ビンおよび導体が劣化しないように金メッキ処理さ
れる0第2図には、金層6が形成された接続ビン付き基
板を示す0本方法はろう付は処理温度が高く、基板上に
形成した微細薄膜パターン等は、この温度に加熱するこ
とは難かしく、一方あらかじめピンを基板に取シ付けた
のち信号線等の微細薄膜パターンを形成する場合におい
ても、ピン付き基板上へ各種パターンを形成する際の精
度が悪くなり、作業性も低下する0また有機絶縁フィル
ム(ポリイミド等)を用いて多層セラミック基板上へパ
ターンを形成するパッケージ技術の場合でも同様である
。更にろう付は後接続ピンおよび導体パッド部を金メッ
キする工程が含まれ作業性が悪い。
を接着する方法に係ル、更に具体的にいえば多層セラミ
ック基板の接続ピンを基板に結合させるための接合手段
に係るO (従来技術) 最近の=ンピュータシステム等の高密度小屋化、高速化
および高パフォーマンス化に対して実装レベルにおける
パッケージ基板の要求はますますきびしいものになって
きている。具体的にはパッケージ基板において配線密度
を高め信号線幅を微細化すること、信号線導体の抵抗値
を下げること、絶縁材料の誘電率を下げること等が要求
されておシ、これに応えるようなパッケージ基板技術が
開発されてきた。例えばアルミナグリーンシートを用い
た多層セラミック基板ガラスセラミックグリーンシート
を用い900℃程度で焼結出来、金および銀−パラジウ
ム系導体が使える低温焼結多層セラミック基板、またセ
ラミック基板上ヘスバッタ蒸着等の薄膜技術を用いたパ
ッケージ基板、更に拡有機絶縁材料(ポリイミド等)を
用い薄膜導体と組み合せたパッケージ基板等々がある0
このよl高密度化、微細化された実装基板上へは、超L
8Iチ、プが多数実装されることKなシ、シたかって、
基板外部と電気的に接続するた恰の入出力端子数は極め
て多くなってくる0そのため入出力端子を多層基板裏面
にピンで形成する技術が開発されている〇 この多層セラ5ツク基板に接続ビンを取シ付ける従来技
術としては、例えばアルミナ多層基板において銀ろうを
用いてコバール又は4・2アpイ等の材質の接続ビンを
取シ付けていた◎第1図は、従来方法を説明するための
図であ)、アルミナグリーンシートに形成したモリブデ
ン又はタングステン等の導体パッド゛およびスルーホー
ル中の導体を1500℃以上の温度で還元雰囲気中で焼
結したのちのセラミック基板lおよびモリブデン又はタ
ングステン等の導体2が示されている口この導体パッド
部分にメッキによルニッケル層3を形成し、次に、コパ
ール又は4会2ア四イの接続ビン5を銀ろう4により取
シ付けている。銀ろうの組成は、一般にはAg 60亀
!チーCu 40 mol−の共晶合金が使われておシ
融点状779℃であシ、ろう付は処理温度は810℃程
度であシ、モリブデン等の導体の酸化を防ぐために水素
還元雰囲気中で行なわれる0次に基板に取シ付けられた
接続ビンおよび導体が劣化しないように金メッキ処理さ
れる0第2図には、金層6が形成された接続ビン付き基
板を示す0本方法はろう付は処理温度が高く、基板上に
形成した微細薄膜パターン等は、この温度に加熱するこ
とは難かしく、一方あらかじめピンを基板に取シ付けた
のち信号線等の微細薄膜パターンを形成する場合におい
ても、ピン付き基板上へ各種パターンを形成する際の精
度が悪くなり、作業性も低下する0また有機絶縁フィル
ム(ポリイミド等)を用いて多層セラミック基板上へパ
ターンを形成するパッケージ技術の場合でも同様である
。更にろう付は後接続ピンおよび導体パッド部を金メッ
キする工程が含まれ作業性が悪い。
次に処理温度を低げるためにろう材としてAu−8n又
はAu−8i、 Au−8n−Pd) AAu−8n−
A等が検討された。具体的な一例を第3図および第4図
に示す。第3図においてはセラミック基板11の表面に
モリブデン層12を付着させ、該モリブデン層上にメッ
キ法等の手段により=ツクルの被膜13を形成する。′
次に該ニッケル被膜上に金ペーストによシ金の被膜14
を形成し熱処理によシ金・ニッケル固溶体を形成してい
る0続いて金メッキ17を施した接続ビン16をAu−
8nろう材15によシ結合している。この方法において
金・ニッケル固溶体を形成する際には約700℃の温度
で水素還元中で行なっている。また第4図においてはセ
ラミック基板21の表面にモリブデン層22を付着させ
、該モリブデン層上にニッケル被膜23を形成し、該ニ
ッケル被膜上へ障壁用の金被膜24を形成している口該
金被膜上にはanゲッタリング金属のソースとして働く
第1族の金属層25で被覆されたのち、金メッキ28を
施した接続ビン27をAu−an’ろう材26により結
合されている0これらの方法においては、いずれも中間
層として金層を形成しなければならずコスト的にも不利
である◎また接続ビンを取ル付けるパッド部分には、あ
らかじめモリブデンパッドを形成しておかなけれになら
ず工程的にもコスト的にも不利でsb、さらにろう付は
等の熱処理に際してもモリブデンの酸化を防ぐために水
素還元雰囲気で行なわなければならなかった。さらにモ
リブデンパッドとセラミック基板との密着性をもたせる
ためにガラスフリット等の添加物をモリブデンペースト
中に含めねばならず、導体抵抗も高くなる問題があった
。
はAu−8i、 Au−8n−Pd) AAu−8n−
A等が検討された。具体的な一例を第3図および第4図
に示す。第3図においてはセラミック基板11の表面に
モリブデン層12を付着させ、該モリブデン層上にメッ
キ法等の手段により=ツクルの被膜13を形成する。′
次に該ニッケル被膜上に金ペーストによシ金の被膜14
を形成し熱処理によシ金・ニッケル固溶体を形成してい
る0続いて金メッキ17を施した接続ビン16をAu−
8nろう材15によシ結合している。この方法において
金・ニッケル固溶体を形成する際には約700℃の温度
で水素還元中で行なっている。また第4図においてはセ
ラミック基板21の表面にモリブデン層22を付着させ
、該モリブデン層上にニッケル被膜23を形成し、該ニ
ッケル被膜上へ障壁用の金被膜24を形成している口該
金被膜上にはanゲッタリング金属のソースとして働く
第1族の金属層25で被覆されたのち、金メッキ28を
施した接続ビン27をAu−an’ろう材26により結
合されている0これらの方法においては、いずれも中間
層として金層を形成しなければならずコスト的にも不利
である◎また接続ビンを取ル付けるパッド部分には、あ
らかじめモリブデンパッドを形成しておかなけれになら
ず工程的にもコスト的にも不利でsb、さらにろう付は
等の熱処理に際してもモリブデンの酸化を防ぐために水
素還元雰囲気で行なわなければならなかった。さらにモ
リブデンパッドとセラミック基板との密着性をもたせる
ためにガラスフリット等の添加物をモリブデンペースト
中に含めねばならず、導体抵抗も高くなる問題があった
。
(発明の目的)
本発明の目的は、このような従来の欠点を除去せしめ、
従来の銀ろう材を用いる方法よシも低温(400℃以下
)で、しかも中性雰囲気で熱処理が出来、また他の従来
法で示したような障壁用の金被膜を施さず、更にはビン
取シ付は部分のモリブデンパッドを形成しない、非常に
単純な構造をもち、作業性およびコスト的に有利でしか
も十分なピン接着強度を有するろう付は方法を提供する
ことにある。
従来の銀ろう材を用いる方法よシも低温(400℃以下
)で、しかも中性雰囲気で熱処理が出来、また他の従来
法で示したような障壁用の金被膜を施さず、更にはビン
取シ付は部分のモリブデンパッドを形成しない、非常に
単純な構造をもち、作業性およびコスト的に有利でしか
も十分なピン接着強度を有するろう付は方法を提供する
ことにある。
(発明の構成)
すなわち本発明はセラミック基板上のろう付けする部分
にチタンの膜を形成する工程と該チタン膜上に周期律表
の第1族の金属層を形成する工程と、ろう材によシ入出
力電気接続ビンを第■族金属層上にろう付けする工程と
を有することを特徴゛とするろう付は方法である。
にチタンの膜を形成する工程と該チタン膜上に周期律表
の第1族の金属層を形成する工程と、ろう材によシ入出
力電気接続ビンを第■族金属層上にろう付けする工程と
を有することを特徴゛とするろう付は方法である。
(実施例)
以下本発明を実施例に基づいて詳細に説明する。
第5図〜第8図は本発明のろう付は方法を示す図であシ
第9図は実施例において作製したピン付きセラミック基
板の模式図である。第5図に示すように多層セラミック
基板31の上2ミツ2表面上に金属の薄板をエツチング
等の手段によシ形成したろう付は部分の空いているマス
ク32を重ね合わせる。多層セラミック基板31はアル
ミナグリーンシートを用い導体としてモリブデン又はタ
ングステン等を印刷し積層プレス後1500℃以上の水
素還元雰囲気中で焼結したものでもよく、あるいはホウ
ケイ酸鉛系結晶化ガラスとアルミナから出来ているガラ
スセラミックグリーンシートを用い導体として金、銀、
銀−パラジウム系、金−白金系、銀−白金系等を印刷し
、積層プレス後1000℃以下の酸化性雰囲気中で焼結
したいわゆる低温焼結多層セラミック基板等でもよいO
ことでは銀−パラジウムを用いた後者の基板′を用いた
0次にチタン被膜を形成した0第6図に示すように、セ
ラミック基板に重ね合わされたマスクの上からスパッタ
リングによル300又〜100OXの厚さの≠タン膜3
3を形成する。第6図で形成したチタン膜の上から続け
て周期律表の第1族の金属の中からパラジウム層34を
第7図に示すように形成する。パラジウム層はチタン薄
膜形成と同様のスパッタリングによj)10001〜3
000Xの厚さになるように形成した◎スパッタはIQ
torr以下にした後、Arガスを10 torr程
度まで導入して行なった0第8図にはチタン薄膜、第■
族金属の膜を形成したのちマスクを除去したときの断面
図を示す0第8図かられかるように本方法ではセラミッ
ク基板表面に直接にチタン膜が形成されておシこの点が
他の方法と大きく異なっている特徴の一つである0この
ようにして得られた金属パッド部を有するセラミック基
板を金5Oqb錫20qbf)重量比の合金ろう材35
がそれぞれに3mg程度取付けられた複数のコパール又
は4・2アロイ等の材質の入出力電気接続用ピン36上
に置き、第■族金属であるバラジクム層上に結合させる
。第9図には以上の方法によシ取り付けられた接続ピン
付き多層セラミック基板の模式図を示しであるが、金属
製ピン360表面にはメッキ等によシ形成した金の被膜
層37がコートしである口ろう付けを行なり処理温度と
しては、金8011b錫20%の重量比の合金ろう材の
融点が280℃であることから、300℃〜450℃の
温度範囲で10〜30分間行なった0第■族の金属例え
ばパラジウム層は金−錫ろう材の錫のゲッタリングを引
き起こし、金の錫に対する見かけの割合を多くする゛こ
とになシ、したがって冷却後又はろう材の凝縮後にろう
付けした結合部分の融点を上昇する効果がある0このこ
と社、ピン取シ付は後の熱サイクルを加える工程を有す
る場合に対して有効である口また接続ピンに施したー被
膜層においても、ろう付は処理の際、金被膜層が金−錫
ろり材と共に一部融けることにな〕金−錫ろう材中の金
の割合が増加し結合部分の融点を上昇させ同様の効果が
得られる。本方法によシろう付けした入出力電気接続ピ
ンと多層セラミック基板との接着強度は4. OKt/
−以上を示し、実装基板の入出力ピンとして十分な強度
を示す0 (発明の効果) 以上の如く、本発明のろう付は方法を採用することによ
シ、ろう付は処理を400℃以下という極めて低温で、
しかも中性雰囲気中で行なうことが出来、セラミック基
板表面にピンパッド用の厚膜金属(モリブデン、タング
ステン、金、銀、銀−パラジウム等)層をあらかじめ形
成する必要がなく、また障壁用の金被膜も施さない単純
な構造をもつた十分な接着強度を有するビン付き基板を
得ることが出来るようになりた。さらに本発明の方法は
ピンパッドの金属層を形成する際にエツチング等の湿式
1程を経ないためにセラミックに対する悪影響は全く与
えず信頼性の高いピン付き基板を提供することが出来、
また作業性およびコスト的にも有利となシ、ビン付は後
の熱サイクルに対しても十分に強いピン付は基板を得る
ことが出来るようになった◎ また実施例で用いたパラジウムの他の第1族の金属も使
用できる。さらにスパッタリングでなく、適時蒸着、メ
ッキ、スクリーン印刷などの膜形成手段を用いることが
できる。
第9図は実施例において作製したピン付きセラミック基
板の模式図である。第5図に示すように多層セラミック
基板31の上2ミツ2表面上に金属の薄板をエツチング
等の手段によシ形成したろう付は部分の空いているマス
ク32を重ね合わせる。多層セラミック基板31はアル
ミナグリーンシートを用い導体としてモリブデン又はタ
ングステン等を印刷し積層プレス後1500℃以上の水
素還元雰囲気中で焼結したものでもよく、あるいはホウ
ケイ酸鉛系結晶化ガラスとアルミナから出来ているガラ
スセラミックグリーンシートを用い導体として金、銀、
銀−パラジウム系、金−白金系、銀−白金系等を印刷し
、積層プレス後1000℃以下の酸化性雰囲気中で焼結
したいわゆる低温焼結多層セラミック基板等でもよいO
ことでは銀−パラジウムを用いた後者の基板′を用いた
0次にチタン被膜を形成した0第6図に示すように、セ
ラミック基板に重ね合わされたマスクの上からスパッタ
リングによル300又〜100OXの厚さの≠タン膜3
3を形成する。第6図で形成したチタン膜の上から続け
て周期律表の第1族の金属の中からパラジウム層34を
第7図に示すように形成する。パラジウム層はチタン薄
膜形成と同様のスパッタリングによj)10001〜3
000Xの厚さになるように形成した◎スパッタはIQ
torr以下にした後、Arガスを10 torr程
度まで導入して行なった0第8図にはチタン薄膜、第■
族金属の膜を形成したのちマスクを除去したときの断面
図を示す0第8図かられかるように本方法ではセラミッ
ク基板表面に直接にチタン膜が形成されておシこの点が
他の方法と大きく異なっている特徴の一つである0この
ようにして得られた金属パッド部を有するセラミック基
板を金5Oqb錫20qbf)重量比の合金ろう材35
がそれぞれに3mg程度取付けられた複数のコパール又
は4・2アロイ等の材質の入出力電気接続用ピン36上
に置き、第■族金属であるバラジクム層上に結合させる
。第9図には以上の方法によシ取り付けられた接続ピン
付き多層セラミック基板の模式図を示しであるが、金属
製ピン360表面にはメッキ等によシ形成した金の被膜
層37がコートしである口ろう付けを行なり処理温度と
しては、金8011b錫20%の重量比の合金ろう材の
融点が280℃であることから、300℃〜450℃の
温度範囲で10〜30分間行なった0第■族の金属例え
ばパラジウム層は金−錫ろう材の錫のゲッタリングを引
き起こし、金の錫に対する見かけの割合を多くする゛こ
とになシ、したがって冷却後又はろう材の凝縮後にろう
付けした結合部分の融点を上昇する効果がある0このこ
と社、ピン取シ付は後の熱サイクルを加える工程を有す
る場合に対して有効である口また接続ピンに施したー被
膜層においても、ろう付は処理の際、金被膜層が金−錫
ろり材と共に一部融けることにな〕金−錫ろう材中の金
の割合が増加し結合部分の融点を上昇させ同様の効果が
得られる。本方法によシろう付けした入出力電気接続ピ
ンと多層セラミック基板との接着強度は4. OKt/
−以上を示し、実装基板の入出力ピンとして十分な強度
を示す0 (発明の効果) 以上の如く、本発明のろう付は方法を採用することによ
シ、ろう付は処理を400℃以下という極めて低温で、
しかも中性雰囲気中で行なうことが出来、セラミック基
板表面にピンパッド用の厚膜金属(モリブデン、タング
ステン、金、銀、銀−パラジウム等)層をあらかじめ形
成する必要がなく、また障壁用の金被膜も施さない単純
な構造をもつた十分な接着強度を有するビン付き基板を
得ることが出来るようになりた。さらに本発明の方法は
ピンパッドの金属層を形成する際にエツチング等の湿式
1程を経ないためにセラミックに対する悪影響は全く与
えず信頼性の高いピン付き基板を提供することが出来、
また作業性およびコスト的にも有利となシ、ビン付は後
の熱サイクルに対しても十分に強いピン付は基板を得る
ことが出来るようになった◎ また実施例で用いたパラジウムの他の第1族の金属も使
用できる。さらにスパッタリングでなく、適時蒸着、メ
ッキ、スクリーン印刷などの膜形成手段を用いることが
できる。
第1図〜第4図は、従来のピン付はセラミック基板を示
した図でう)、第5図〜第8図は本発明の方法を示す図
であル、第9図は本発明の方法によシ作製したピン付き
基板の模式囚である0図において、1.IL 21,3
1・・・セラミック基板、 2. 12. 22・・・
厚膜導体パッド層、3゜13.23・・・ニッケル層、
4・・・銀ろう、L16t27・ 36°°°金属1y
・6・ 17・ 28・ 37、−°。 金被膜層%14・・・金被膜、15,26,35・・・
金−錫ろう、24・・・金被膜、25・・・第■族金属
層、32・・・マスク、33・・・チタン膜、34・・
・第■族金属膜0 第1図 第2図 第3図 第4図 第5図 第6図 3 第7図 第δ図′ 兜9図
した図でう)、第5図〜第8図は本発明の方法を示す図
であル、第9図は本発明の方法によシ作製したピン付き
基板の模式囚である0図において、1.IL 21,3
1・・・セラミック基板、 2. 12. 22・・・
厚膜導体パッド層、3゜13.23・・・ニッケル層、
4・・・銀ろう、L16t27・ 36°°°金属1y
・6・ 17・ 28・ 37、−°。 金被膜層%14・・・金被膜、15,26,35・・・
金−錫ろう、24・・・金被膜、25・・・第■族金属
層、32・・・マスク、33・・・チタン膜、34・・
・第■族金属膜0 第1図 第2図 第3図 第4図 第5図 第6図 3 第7図 第δ図′ 兜9図
Claims (2)
- (1)セラミック基板に金属製接続ピンをろう材によル
ろう付けする方法であって、セラミック基板上のろう付
けする部分にチタン膜を形成する工程と、該チタン膜上
に周期律表の第1族の金属膜を形成する工程と、ろう材
によシ接続ピンを該第■族金属層上にろう付けする工程
とを有することを特徴とするろう付は方法。 - (2)ろう材は金−錫ろう材である特許請求の範囲第1
項記載のろう付は方法◎ ゛
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5491084A JPS60198761A (ja) | 1984-03-22 | 1984-03-22 | ろう付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5491084A JPS60198761A (ja) | 1984-03-22 | 1984-03-22 | ろう付け方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60198761A true JPS60198761A (ja) | 1985-10-08 |
JPH0227817B2 JPH0227817B2 (ja) | 1990-06-20 |
Family
ID=12983753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5491084A Granted JPS60198761A (ja) | 1984-03-22 | 1984-03-22 | ろう付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60198761A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004034450A1 (en) * | 2002-10-11 | 2004-04-22 | Tm Tech Co., Ltd. | A sputtering apparatus having enhanced adhesivity of particles and a manufacturing method thereof |
WO2004055873A1 (en) * | 2002-12-14 | 2004-07-01 | Tm Tech Co., Ltd. | Thin film forming apparatus |
CN113242650A (zh) * | 2021-05-20 | 2021-08-10 | 上海望友信息科技有限公司 | 一种喷涂图形生成方法、系统、电子设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119663A (ja) * | 1981-12-31 | 1983-07-16 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 接続ピンの結合方法 |
-
1984
- 1984-03-22 JP JP5491084A patent/JPS60198761A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119663A (ja) * | 1981-12-31 | 1983-07-16 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 接続ピンの結合方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004034450A1 (en) * | 2002-10-11 | 2004-04-22 | Tm Tech Co., Ltd. | A sputtering apparatus having enhanced adhesivity of particles and a manufacturing method thereof |
WO2004055873A1 (en) * | 2002-12-14 | 2004-07-01 | Tm Tech Co., Ltd. | Thin film forming apparatus |
CN113242650A (zh) * | 2021-05-20 | 2021-08-10 | 上海望友信息科技有限公司 | 一种喷涂图形生成方法、系统、电子设备及存储介质 |
CN113242650B (zh) * | 2021-05-20 | 2022-04-15 | 上海望友信息科技有限公司 | 一种喷涂图形生成方法、系统、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JPH0227817B2 (ja) | 1990-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
CN111446212B (zh) | 一种陶瓷一体化封装外壳及其制作工艺 | |
JPS60198761A (ja) | ろう付け方法 | |
JPH08306816A (ja) | 電極パッド | |
JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
JPS6196754A (ja) | ピン付き基板 | |
JPS5850421B2 (ja) | 薄膜回路 | |
JPH0230185B2 (ja) | ||
JP2627509B2 (ja) | 導電層を有する電子部品 | |
JP3723350B2 (ja) | 配線基板およびその製造方法 | |
JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
JPH0590761A (ja) | 配線基板の製造方法 | |
JPH11204941A (ja) | 回路基板の製造方法 | |
JPH0760882B2 (ja) | ろう付け方法 | |
JPS60198763A (ja) | ピン付基板およびその製造方法 | |
JPS6181659A (ja) | ピン付き基板 | |
JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
JPS60198893A (ja) | ピン付き多層セラミツク基板の製造方法 | |
JPH11307688A (ja) | 配線基板及びその製造方法 | |
JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
JPS60198762A (ja) | ピン付基板およびその製造方法 | |
JP3279846B2 (ja) | 半導体装置の製造方法 | |
JPS60198892A (ja) | ピン付き多層セラミツク基板の製造方法 | |
JPH04324637A (ja) | 薄膜配線回路基板用はんだ付け電極 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |