JPS6019845B2 - 選局装置 - Google Patents
選局装置Info
- Publication number
- JPS6019845B2 JPS6019845B2 JP11683577A JP11683577A JPS6019845B2 JP S6019845 B2 JPS6019845 B2 JP S6019845B2 JP 11683577 A JP11683577 A JP 11683577A JP 11683577 A JP11683577 A JP 11683577A JP S6019845 B2 JPS6019845 B2 JP S6019845B2
- Authority
- JP
- Japan
- Prior art keywords
- channel selection
- clock pulse
- counter
- selection signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジョン受像機などに使用する選局装置
に関するものである。
に関するものである。
従来から電子チューナを駆動する選局装置としてｔ可変
抵抗器などによって、あらかじめ希望チャンネルをプリ
セットし、これを押しボタンなどによって選択する方法
が用いられている。
抵抗器などによって、あらかじめ希望チャンネルをプリ
セットし、これを押しボタンなどによって選択する方法
が用いられている。
また多くの場合、これらの選局装置には順逆送りのＩＪ
モート・コントロール装置が付加可能であり、リモート
・コントロール装置を操作すると〜一定の時間間隔でチ
ャンネルが順次送られる方式や、１回の操作で１チャン
ネルづつ送られる方式があった。しかし、一定の時間間
隔でチャンネルを変化させる方式では、数チャンネル離
れたチャンネルへ変更したい時には時間がかかる欠点が
あった。また、１回の操作で１チャンネルづつ送る方式
では、順次チャンネルを送りながら希望する番組を探す
場合には希望するチャンネルに到るまでに多数回操作し
なければならない欠点があった。以上述べたように、チ
ャンネル順逆送りのＩＪモート・コントロール装置の送
り方には、それぞれ欠点があり、十分満足できる方式で
はなかった。本発明の目的は「上記した従来技術の欠点
をなくし、１個の選局スイッチの操作のみで、一定時間
間隔の順逆送りもでき、１操作１チャンネル送りもでき
、また希望する特定チャンネルへの早送りも可能な選局
装置を提供するにある。本発明では、順逆送りスイッチ
を連続操作している場合には周期の長い一定時間間隔の
パルスを発生させ、順逆送りスイッチを断続操作した場
合には「スイッチの断続に対応した数のパルスを発生さ
せ、これらのパルスを選局装置の順逆送りのパルスとし
たことを特徴とする。
モート・コントロール装置が付加可能であり、リモート
・コントロール装置を操作すると〜一定の時間間隔でチ
ャンネルが順次送られる方式や、１回の操作で１チャン
ネルづつ送られる方式があった。しかし、一定の時間間
隔でチャンネルを変化させる方式では、数チャンネル離
れたチャンネルへ変更したい時には時間がかかる欠点が
あった。また、１回の操作で１チャンネルづつ送る方式
では、順次チャンネルを送りながら希望する番組を探す
場合には希望するチャンネルに到るまでに多数回操作し
なければならない欠点があった。以上述べたように、チ
ャンネル順逆送りのＩＪモート・コントロール装置の送
り方には、それぞれ欠点があり、十分満足できる方式で
はなかった。本発明の目的は「上記した従来技術の欠点
をなくし、１個の選局スイッチの操作のみで、一定時間
間隔の順逆送りもでき、１操作１チャンネル送りもでき
、また希望する特定チャンネルへの早送りも可能な選局
装置を提供するにある。本発明では、順逆送りスイッチ
を連続操作している場合には周期の長い一定時間間隔の
パルスを発生させ、順逆送りスイッチを断続操作した場
合には「スイッチの断続に対応した数のパルスを発生さ
せ、これらのパルスを選局装置の順逆送りのパルスとし
たことを特徴とする。
本発明を実施例によってさらに詳細に説明する。
本発明による選局装置の一実施例を図に示す。図で１‘
ま選局用カウンタ、２はデコーダ、３は可変抵抗器群、
４は電子チューナ〜 ５は選局用カウンタ貴のクロツク
パルスを発生する選局パルス発生手段で、ここではＮＯ
Ｒ回路からなる。６は下記クロックパルス計数カウンタ
を待機状態にするパルスを発生するカウント中断パルス
発生手段でＬ ここではＮＡＮＤ回路からなる。
ま選局用カウンタ、２はデコーダ、３は可変抵抗器群、
４は電子チューナ〜 ５は選局用カウンタ貴のクロツク
パルスを発生する選局パルス発生手段で、ここではＮＯ
Ｒ回路からなる。６は下記クロックパルス計数カウンタ
を待機状態にするパルスを発生するカウント中断パルス
発生手段でＬ ここではＮＡＮＤ回路からなる。
７は順送りクロツクパルスを発生するクロックパルス計
数カウンタ（以下カウンタと言う）、８はＮＡＮＤ回路
「 ９，１ 川まＯＲ回路、１ １，１ ２はＡＮＤ回
路、１３はィンバータ、１４は周波数の低いクロツクパ
ルス発生器、１５は周波数の高いクロックパルス発生器
、１６は選局信号入力端子である。
数カウンタ（以下カウンタと言う）、８はＮＡＮＤ回路
「 ９，１ 川まＯＲ回路、１ １，１ ２はＡＮＤ回
路、１３はィンバータ、１４は周波数の低いクロツクパ
ルス発生器、１５は周波数の高いクロックパルス発生器
、１６は選局信号入力端子である。
ＯＲ回路１０、ＡＮＤ回路１１，１２、ィンバータ１３
は選局信号入力端子１６に入力される選局信号に応じて
、クロックパルス発生器１４，１５の出力信号を切換え
て出力する第１の制御回路２０を構成する。ＮＡＮＤ回
路８、ＯＲ回路９は第１の制御回路２０を介してクロツ
クパルス発生器１４，１５からクロツクパルス計数カウ
ンタ７へ供給されるクロックパルスを、選局信号入力端
子１６から供給される選局信号及びカウント中断パルス
発生手段６から供給されるカウント中断パルスの状態に
より遮断又は伝達するスイッチであり、第２の制御回路
２１を構成する。選局用カゥンタ１、デコーダ２、可変
抵抗器群３、電子チューナ４の各動作およびこれらを絹
合せた選局装置の動作は従来のものと同様であるので説
明を省略し、本発明による部分について以下詳細に説明
する。選局スイッチ（図示せず）を操作して選局信号入
力端子１６‘こ論理“１”レベルを導入すると、ＡＮＤ
回路１ １の出力端子には入力端子より導入された周波
数の低いクロックパルス（周波数ＣＩ）が導出される。
ＡＮＤ回路１２の出力端子には周波数の高いクロツクパ
ルス（周波数Ｃ２）は導出されずその出力は“０”に固
定される。したがってクロックパルスＣＩはＯＲ回路１
０，ＮＡＮＤ回路８を通って、カウンタ７に導入され「
該カウンタ７は導入されるクロックパルスの計数を開始
する。カウンタ７の出力端子ＱＩ〜Ｑ４に導入される出
力信号がすべて“０”になると、ＮＯＲ回路５は出力端
子に“１’’を導出し、選局用カウンタ１は計数値を“
１”だけ変化し、チャンネルが１チャンネル分だけ送ら
れる。以上述べたように、選局信号入力端子１６に“１
”を入力しつづけると、ＮＯＲ回路５はクロツクパルス
ＣＩが１針固入力するごとに１個のパルスを出力するの
で・選局用力ウン外‘ま時間間隔（１６×貴）で日頃次
変化する。クロックパルスＣＩの周波数を１６ＨＺとす
ると、チャネル当り１秒の間隔で順次変化する。選局信
号入力端子１６の入力信号が“１”から“０”に変化す
ると、ＡＮＤ回路１ １は“０”を導出し、ＡＮＤ回路
１２はクロツクパルスＣ２を導出する。クロックパルス
Ｃ２はＯＲ回路１０とＮＡＮＤ回路８を通して、カウン
タ７に導入され、該カウン夕７はクロックパルスＣ２の
計数を続ける。クロックパルスＣ２はクロツクパルスＣ
Ｉよりも周波数が高いので、カウソ夕７は高速で計数し
、その出力端子ＱＩ〜Ｑ４に導出される出力信号がすべ
て“１”となった時にＮＡＮＤ回路６は“０”を導出す
る。この時、ＯＲ回路９は“０”を導出するので、ＮＡ
ＮＤ回路８の出力信号は“１”に固定されクロツクパル
スＣＩおよびＣ２をカウンタ７に導入することを停止す
る。したがってカウンタ７の出力端子ＱＩ〜Ｑ４に導出
される出力信号が“１”に固定されたままカウンタ７は
計数を停止する。つぎに選局信号入力端子１６に再度“
１”を導入すると、ＡＮＤ回路１１の出力端子にはクロ
ツクパルスＣＩが導出され、これが導入されるカウンタ
７は再び計数を開始する。以上述べたように、選局信号
入力端子１６に導入される入力信号が“１”から“０”
に変わった後、カウンタ７の出力信号がすべて“１”と
なるま靴綱は欧でく１５×毒２）であり、クロックパル
スＣ２の周波数を１，歌ＨＺとすると、１０ミリ秒であ
る。
は選局信号入力端子１６に入力される選局信号に応じて
、クロックパルス発生器１４，１５の出力信号を切換え
て出力する第１の制御回路２０を構成する。ＮＡＮＤ回
路８、ＯＲ回路９は第１の制御回路２０を介してクロツ
クパルス発生器１４，１５からクロツクパルス計数カウ
ンタ７へ供給されるクロックパルスを、選局信号入力端
子１６から供給される選局信号及びカウント中断パルス
発生手段６から供給されるカウント中断パルスの状態に
より遮断又は伝達するスイッチであり、第２の制御回路
２１を構成する。選局用カゥンタ１、デコーダ２、可変
抵抗器群３、電子チューナ４の各動作およびこれらを絹
合せた選局装置の動作は従来のものと同様であるので説
明を省略し、本発明による部分について以下詳細に説明
する。選局スイッチ（図示せず）を操作して選局信号入
力端子１６‘こ論理“１”レベルを導入すると、ＡＮＤ
回路１ １の出力端子には入力端子より導入された周波
数の低いクロックパルス（周波数ＣＩ）が導出される。
ＡＮＤ回路１２の出力端子には周波数の高いクロツクパ
ルス（周波数Ｃ２）は導出されずその出力は“０”に固
定される。したがってクロックパルスＣＩはＯＲ回路１
０，ＮＡＮＤ回路８を通って、カウンタ７に導入され「
該カウンタ７は導入されるクロックパルスの計数を開始
する。カウンタ７の出力端子ＱＩ〜Ｑ４に導入される出
力信号がすべて“０”になると、ＮＯＲ回路５は出力端
子に“１’’を導出し、選局用カウンタ１は計数値を“
１”だけ変化し、チャンネルが１チャンネル分だけ送ら
れる。以上述べたように、選局信号入力端子１６に“１
”を入力しつづけると、ＮＯＲ回路５はクロツクパルス
ＣＩが１針固入力するごとに１個のパルスを出力するの
で・選局用力ウン外‘ま時間間隔（１６×貴）で日頃次
変化する。クロックパルスＣＩの周波数を１６ＨＺとす
ると、チャネル当り１秒の間隔で順次変化する。選局信
号入力端子１６の入力信号が“１”から“０”に変化す
ると、ＡＮＤ回路１ １は“０”を導出し、ＡＮＤ回路
１２はクロツクパルスＣ２を導出する。クロックパルス
Ｃ２はＯＲ回路１０とＮＡＮＤ回路８を通して、カウン
タ７に導入され、該カウン夕７はクロックパルスＣ２の
計数を続ける。クロックパルスＣ２はクロツクパルスＣ
Ｉよりも周波数が高いので、カウソ夕７は高速で計数し
、その出力端子ＱＩ〜Ｑ４に導出される出力信号がすべ
て“１”となった時にＮＡＮＤ回路６は“０”を導出す
る。この時、ＯＲ回路９は“０”を導出するので、ＮＡ
ＮＤ回路８の出力信号は“１”に固定されクロツクパル
スＣＩおよびＣ２をカウンタ７に導入することを停止す
る。したがってカウンタ７の出力端子ＱＩ〜Ｑ４に導出
される出力信号が“１”に固定されたままカウンタ７は
計数を停止する。つぎに選局信号入力端子１６に再度“
１”を導入すると、ＡＮＤ回路１１の出力端子にはクロ
ツクパルスＣＩが導出され、これが導入されるカウンタ
７は再び計数を開始する。以上述べたように、選局信号
入力端子１６に導入される入力信号が“１”から“０”
に変わった後、カウンタ７の出力信号がすべて“１”と
なるま靴綱は欧でく１５×毒２）であり、クロックパル
スＣ２の周波数を１，歌ＨＺとすると、１０ミリ秒であ
る。
また選局信号入力端子１６に再度“１”が導出されてか
ら、カウンタ７が計数を開始するまでの時間はクロツク
パルスＣＩの周波数を１６日２とすると最大約６３ミリ
秒であるから、選局信号入力端子１６に断続的に“１”
を導入することによって、周基約７３ミリ秒で選局用力
ウンタ１を１チャネル分変化できる。これは１秒間に、
約１４チャネル順送りできることに相当し、数チャネル
離れた特定のチャネルまで短時間で早送りすることが可
能である。この場合には希望する特定のチャネルまであ
たかも途中のチャネルを飛びこして直接選局したかの様
な効果を得ることができる。本実施例ではカウンタ７を
４ビットのカウンタとしたが、他のビット数（段数）で
も同機の効果が得られることはあきらかである。
ら、カウンタ７が計数を開始するまでの時間はクロツク
パルスＣＩの周波数を１６日２とすると最大約６３ミリ
秒であるから、選局信号入力端子１６に断続的に“１”
を導入することによって、周基約７３ミリ秒で選局用力
ウンタ１を１チャネル分変化できる。これは１秒間に、
約１４チャネル順送りできることに相当し、数チャネル
離れた特定のチャネルまで短時間で早送りすることが可
能である。この場合には希望する特定のチャネルまであ
たかも途中のチャネルを飛びこして直接選局したかの様
な効果を得ることができる。本実施例ではカウンタ７を
４ビットのカウンタとしたが、他のビット数（段数）で
も同機の効果が得られることはあきらかである。
また説明では順送りのみについて述べたが、本発明は逆
送りの場合にも同様に実施可能である。以上述べたよう
に、本発明による選局装置によれば、選局スイッチを連
続操作している場合は、一定時間間隔でプリセットして
あるチャネルを順次走査することができ、また選局スイ
ッチを断続操作することによって、断続した回数だけチ
ャネルを早送りすることができるので、番組内容を確認
しながら希望チャネルを探す場合にも、数チャネル離れ
たチャネルに早く移りたい場合にも同一のスイッチを操
作するのみでよく、便利であり、しかもスイッチは１個
（逆送りを含むと２個）で両方の動作が可能であり工業
的にも効果が大きい。
送りの場合にも同様に実施可能である。以上述べたよう
に、本発明による選局装置によれば、選局スイッチを連
続操作している場合は、一定時間間隔でプリセットして
あるチャネルを順次走査することができ、また選局スイ
ッチを断続操作することによって、断続した回数だけチ
ャネルを早送りすることができるので、番組内容を確認
しながら希望チャネルを探す場合にも、数チャネル離れ
たチャネルに早く移りたい場合にも同一のスイッチを操
作するのみでよく、便利であり、しかもスイッチは１個
（逆送りを含むと２個）で両方の動作が可能であり工業
的にも効果が大きい。
図は本発明による選局装置の一実施例を示す論理回路図
である。 ５：ＮＯＲ回路、６：ＮＡＮＤ回路、７：カウンタ、８
：ＮＡＮＤ回路、９，１ ０：ＯＲ回路、１１，１２：
ＡＮＤ回路、１３：ィンバータ、１４，１５：クロック
パルス発生器、１６：選局信号入力端子。
である。 ５：ＮＯＲ回路、６：ＮＡＮＤ回路、７：カウンタ、８
：ＮＡＮＤ回路、９，１ ０：ＯＲ回路、１１，１２：
ＡＮＤ回路、１３：ィンバータ、１４，１５：クロック
パルス発生器、１６：選局信号入力端子。
Claims (1)
- １ 選局用カウンタと、選局用カウンタに接続されたデ
コーダと、デコーダに接続された可変抵抗器群と、可変
抵抗器群に接続された電子チユーナと、選局信号が入力
される選局信号入力端子とを備え選局信号入力端子に入
力された選局信号により、あらかじめプリセツトされた
チヤンネル群を順次走査して、特定のチヤンネルを選択
する選局装置において、第１の周波数のクロツクパルス
を発生する第１のクロツクパルス発生器と、第１の周波
数よりも高い周波数の第２の周波数のクロツクパルスを
発生する第２のクロツクパルス発生器と、第１のクロツ
クパルス発生器、第２のクロツクパルス発生器及び選局
信号入力端子に接続され、選局信号入力端子に選局信号
が供給されている場合には第１のクロツクパルス発生器
から供給された第１の周波数のクロツクパルスを出力し
、選局信号入力端子に選局信号が供給されていない場合
には第２のクロツクパルス発生器から供給された第２の
周波数のクロツクパルスを出力する第１の制御回路と、
第１の制御回路から第１又は第２の周波数のクロツクパ
ルスが供給され、第１又は第２の周波数のクロツクパル
スを計数するクロツクパルス計数カウンタと、クロツク
パルス計数カウンタに接続され、このカウンタから計数
値が供給され、計数値があらかじめ定められた第１の計
数値に達した際に選局パルス発生し、この選局パルスを
選局用カウンタに供給する選局パルス発生手段と、クロ
ツクパルス計数カウンタに接続され、このカウンタから
計数値が供給され、計数値が第１の計数値と異なる第２
の計数値に達した際にカウント中断パルスを発生するカ
ウント中断パルス発生手段と、第１の制御回路とクロツ
クパルス計数カウンタの間に接続されるとともに、カウ
ント中断パルス発生手段からカウント中断パルスが供給
され、かつ、選局信号入力端子から選局信号が入力され
、選局信号が入力された後では、第１の制御回路から供
給された第１又は第２の周波数のクロツクパルスをクロ
ツクパルス計数カウンタへ伝達し、選局信号が入力され
なくなつた後で、かつ、カウント中断パルスが供給され
た後においては、第１又は第２の周波数のクロツクパル
スの伝達を停止する第２の制御回路とを備えていること
を特徴とする選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11683577A JPS6019845B2 (ja) | 1977-09-30 | 1977-09-30 | 選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11683577A JPS6019845B2 (ja) | 1977-09-30 | 1977-09-30 | 選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5451302A JPS5451302A (en) | 1979-04-23 |
| JPS6019845B2 true JPS6019845B2 (ja) | 1985-05-18 |
Family
ID=14696794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11683577A Expired JPS6019845B2 (ja) | 1977-09-30 | 1977-09-30 | 選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019845B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231214A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | 選局装置 |
| JPH0619224Y2 (ja) * | 1987-10-27 | 1994-05-18 | 富士通テン株式会社 | 無線機の照明装置 |
-
1977
- 1977-09-30 JP JP11683577A patent/JPS6019845B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5451302A (en) | 1979-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004085A (en) | Receiving program-presetting system for a television receiver | |
| US4785410A (en) | Maximum length shift register sequences generator | |
| GB1521898A (en) | Broadcast receiver channel selection system | |
| GB1533371A (en) | Television receivers | |
| US5008955A (en) | Receivers with microcomputer controlled tuning | |
| US3553334A (en) | Automatic musical rhythm system with optional player control | |
| US4031470A (en) | Operation program-presetting system | |
| JPS6019845B2 (ja) | 選局装置 | |
| US3839681A (en) | Unused channel skip system | |
| HK66595A (en) | Individual selective-calling receiver | |
| US4187670A (en) | Time signal generator circuit for use in an electronic timepiece | |
| JPS59147523A (ja) | テレビジヨン受像機 | |
| EP0009617B1 (en) | Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver | |
| US4060768A (en) | Memory tuning system with dual speed programming | |
| JPS59119995A (ja) | リモ−トコントロ−ル用送信回路 | |
| SU832758A1 (ru) | Устройство тактовой синхрониза-ции | |
| JPH0331006B2 (ja) | ||
| JP2790121B2 (ja) | 受信機 | |
| KR800000932B1 (ko) | 원격제어수신기 | |
| KR900006570B1 (ko) | 브이 씨 알의 편집장치 | |
| JPS6138887B2 (ja) | ||
| KR900003479Y1 (ko) | 음성다중 텔레비젼의 음성신호 선택회로 | |
| SU1367167A1 (ru) | Устройство селекции импульсов в приемнике дл многоканальной асинхронной системы св зи | |
| JPS601916A (ja) | リモ−トコントロ−ル装置 | |
| SU646453A1 (ru) | Устройство групповой тактовой синхронизации |