[go: up one dir, main page]

JPS6018948A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6018948A
JPS6018948A JP58126714A JP12671483A JPS6018948A JP S6018948 A JPS6018948 A JP S6018948A JP 58126714 A JP58126714 A JP 58126714A JP 12671483 A JP12671483 A JP 12671483A JP S6018948 A JPS6018948 A JP S6018948A
Authority
JP
Japan
Prior art keywords
film
electrode
nitride film
semiconductor integrated
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58126714A
Other languages
English (en)
Other versions
JPH0231504B2 (ja
Inventor
Hideyuki Kondo
近藤　日出行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58126714A priority Critical patent/JPS6018948A/ja
Publication of JPS6018948A publication Critical patent/JPS6018948A/ja
Priority to US07/287,653 priority patent/US4914497A/en
Publication of JPH0231504B2 publication Critical patent/JPH0231504B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置に関し、特に選択酸化に用
いた耐酸化性被膜を誘電体とする半導体集積回路用容量
の改良に関する。
従来、半導体集積回路装置に内蔵される容量の中には、
半導体基板表面にフィールド酸化膜を選択的に形成する
、所謂、ロコス酸化工程で用いた窒化膜等の耐酸化性被
膜を誘電体とし、容量の一方の電極はロコス酸化の前に
あらかじめ基板に不純物を拡散して形成した領域を利用
し、そして耐酸化性被膜上に他方の電極を形成する構造
のものが知られている。この構造の容量は、誘電体に窒
化膜を使用していて窒化膜の比誘電率が７程度でシリコ
ン酸化膜の３．６程度に比べ２倍大きいので、同一容量
値を形成する場合に小型化が図れる利点を有する。反面
、窒化膜とフィールド酸化膜との間に生じたバーズビー
ク部で、ロコス酸化による歪みの為に窒化膜がめくれ上
シ、フィールド酸化膜との密着性が悪い。このため、半
導体基板と上部電極が短絡して製造歩留シの低下、信頼
性低下を起こすことが明らかになった。
本発明の目的は、信頼性の高い半導体集積回路用容量を
歩留シ良く提供することにある。
すなわち本発明は、半導体基板の一生面を選択酸化する
際に用いた耐酸化性被膜を選択的に残し、該耐酸化性被
膜上の電極を設けて前記半導体基板と該電極とを絶縁分
離した半導体装置において、前記電極が前記選択酸化に
よシ生じたバーズビーり部を交差する部分で、前記耐酸
化性被膜上を他の絶縁物で完全に被ったことを特徴とす
る半導体集積回路装置にある。
以下、図面を参照し本発明をよシ詳細に説明する。
第１図は従来の半導体集積回路用容量の断面図である。
Ｐ型シリコン基板１の上にＮ型エピタキシャル層２を成
長した後、高不純物濃度のＰ型領域３を形成する。次に
基板表面を５ｏｏｉ程度酸化した後に耐酸化性被膜例え
ば窒化膜４を被着・パターニングして基板表面をロコス
酸化しフィールド酸化膜５を形成する。しかる後に、Ｐ
型領域３から電極を取り出すコンタクト領域６の窒化膜
及び酸化膜を除去した後に、金属な被着・パターンニン
グして基板側金属電極９Ａ及び窒化膜上の金属電極９Ｂ
を形成して完了する。
以上の様な従来の容量は電極９Ｂが直接窒化膜４とフィ
ールド酸化膜５の境界に形成されたバーズビーク部を交
差している為に、第２図に示すように、ロコス酸化工程
での急速な阪化膜成長にょシ生じる歪みで、バーズビー
ク部の部分的な窒化膜剥れが生じると、電極９ＢとＰ型
領域３が短絡して製造歩留シを著しく低下させてしまう
。短絡に至らなくとも信頼性上不良となる可能性を有し
ておシ問題であった。
第３図は本発明のＰ　Ｓ　Ａ　（Ｐｏｌｙ８ｉ１ｉｃｏ
ｎ−８ｅｌｆ　−Ａｌｉｇｎｅｄ　）技術への実施例で
前記従来型の容量と異なるところは、フィールド酸化膜
５と窒化膜４との境界のバーズビーク部を絶縁膜８で完
全に被ったことである。これによシ、第２図の様にバー
ズビーク部で窒化膜４が剥れても領域３と電極９Ｂとの
間には絶縁膜８が存在している為従来の様に電極同志が
短絡するようなことはない。従って製造歩留シの低下、
信頼性低下を起こすことも々い。
形成方法は、第１図と同様の方法により、基板１上に形
成されたエピタキシャル層２に領域３を形成し、さらに
５００Ａ程度の酸化膜を形成して選択的に窒化膜をパタ
ーニング形成する。その後、選択酸化によシ絶縁酸化膜
５を形成する。次に容量素子を構成するところの窒化膜
４を残し、全面に多結晶シリコン層および窒化膜を順に
形成する。
多結晶シリコン層と窒化膜との間に薄い酸化膜を介在し
てもよい。そして、窒化膜をパターニングする。この窒
化膜を残す部分は、容量素子部について言えは、容量の
電極となる多結晶シリコン部７Ａ、７Ｂである。ただし
、絶縁酸化膜５の形成のための選択酸化によってできた
バーズビーク部は窒化膜で覆われないようにする。そし
て、残った窒化膜をマスクに多結晶シリコン層を選択的
に酸化して絶縁酸化膜８を形成する。次に、多結晶層上
の窒化膜を除去して該層を露出させ、不純物を拡散して
多結晶シリコン電極７Ａ、７Ｂを形成する。
この時、トランジスタ、抵抗等の素子領域も同時にＮ型
エピタキシャル層２に形成される。しかる後に金属電極
となる例えばＡＩ等の金属を基板表面に被着しパターン
ニングして金属電極９Ａ、９Ｂを設けて完了する。
他の形成方法としては、同じく窒化膜４を形成し、トラ
ンジスタ、抵抗等の素子を形成した後に基板表面に絶縁
膜を被着し、他の素子のコンタクト窓開口と同時に窒化
膜４上にもコンタクト窓を設けて絶縁膜８を形成する。
この時バーズビーク部を絶縁膜８が完全に被うようにコ
ンタクト窓を設けておく。しかる後に電極９Ａ、９Ｂを
設けて完了する。この方法では多結晶シリコン電極７Ａ
、　７Ｂは不要となる。なお、Ｐ型領域３をＮ型エピタ
キシャル層２を島状に分離するだめの分離と兼ねる場合
は、領域３の下に高濃度のＮ型埋込領域を設けて基板１
との短絡を防止する。
以上の説明で明らかな様に本発明によれば従来型の容量
で問題となっていた電極の短絡による歩留り低下の生じ
ない容量を簡単な方法で提供することが可能である。
尚、本発明は上記実施例に限定されないことは熱論であ
る。
【図面の簡単な説明】 第１図は従来の半導体集積回路用容量の断面図、第２図
は同じ〈従来の半導体集積回路用容量のバーズビーク部
の断面図、第３図は本発明の−実施例を示す断面図であ
る。 １・・・・・・ＰＷシリコン基板、２・・・・・・Ｎ型
エピタキシャル層、３・・・・・・Ｐ型領域、４・山・
・耐酸化性被縁、５・・・・・・フィールド酸化膜、６
・・団・コンタクト領域、７Ａ、７Ｂ・・・・・・多結
晶シリコン電極、８・・・・・・絶縁膜、９Ａ、９Ｂ・
・・・・・金属電極。 祥　晃（１工か１名） ％１図 筋２図 第３図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一生面を選択酸化する際に用いた耐酸化性
    被膜上に導体層を有する半導体装置において、前記導体
    層は、前記選択酸化により生じたバーズビーク部と他の
    絶縁物を介して交差することを特徴とする半導体集積回
    路装置。
JP58126714A 1983-07-12 1983-07-12 半導体集積回路装置 Granted JPS6018948A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58126714A JPS6018948A (ja) 1983-07-12 1983-07-12 半導体集積回路装置
US07/287,653 US4914497A (en) 1983-07-12 1988-12-21 Semiconductor integrated circuit device provided with a capacitor element having an oxidation-resist film as a dielectric and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58126714A JPS6018948A (ja) 1983-07-12 1983-07-12 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6018948A true JPS6018948A (ja) 1985-01-31
JPH0231504B2 JPH0231504B2 (ja) 1990-07-13

Family

ID=14942041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58126714A Granted JPS6018948A (ja) 1983-07-12 1983-07-12 半導体集積回路装置

Country Status (2)

Country Link
US (1) US4914497A (ja)
JP (1) JPS6018948A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142342A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63177454A (ja) * 1987-01-16 1988-07-21 Rohm Co Ltd 半導体装置の製造方法
KR101196492B1 (ko) 2008-05-21 2012-11-01 가부시키가이샤 어드밴티스트 패턴 발생기

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE470415B (sv) * 1992-07-06 1994-02-14 Ericsson Telefon Ab L M Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US6034388A (en) 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
TW557569B (en) * 2000-01-24 2003-10-11 Sony Corp Semiconductor device and manufacturing method thereof
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6555487B1 (en) 2000-08-31 2003-04-29 Micron Technology, Inc. Method of selective oxidation conditions for dielectric conditioning
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
US6583024B1 (en) * 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US7109090B1 (en) * 2005-03-07 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pyramid-shaped capacitor structure
KR100659394B1 (ko) * 2005-08-08 2006-12-19 삼성전자주식회사 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5294782A (en) * 1976-02-05 1977-08-09 Nec Corp Insulation gate type ic

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
JPS5430785A (en) * 1977-08-12 1979-03-07 Fujitsu Ltd Manufacture of semiconductor device
US4360900A (en) * 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4492973A (en) * 1978-12-25 1985-01-08 Tokyo Shibaura Denki Kabushiki Kaisha MOS Dynamic memory cells and method of fabricating the same
JPS5856268B2 (ja) * 1978-12-26 1983-12-14 超エル・エス・アイ技術研究組合 半導体装置の製造方法
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit
US4441246A (en) * 1980-05-07 1984-04-10 Texas Instruments Incorporated Method of making memory cell by selective oxidation of polysilicon
NL186886C (nl) * 1980-11-28 1992-03-16 Philips Nv Halfgeleiderinrichting.
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
JPS5911665A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置
JPH0612619B2 (ja) * 1982-09-22 1994-02-16 株式会社日立製作所 半導体メモリ装置
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5294782A (en) * 1976-02-05 1977-08-09 Nec Corp Insulation gate type ic

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142342A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0464470B2 (ja) * 1985-12-17 1992-10-15 Mitsubishi Electric Corp
JPS63177454A (ja) * 1987-01-16 1988-07-21 Rohm Co Ltd 半導体装置の製造方法
KR101196492B1 (ko) 2008-05-21 2012-11-01 가부시키가이샤 어드밴티스트 패턴 발생기

Also Published As

Publication number Publication date
JPH0231504B2 (ja) 1990-07-13
US4914497A (en) 1990-04-03

Similar Documents

Publication Publication Date Title
JPS6018948A (ja) 半導体集積回路装置
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
US4722912A (en) Method of forming a semiconductor structure
JPS6252950B2 (ja)
JPH05218192A (ja) 半導体素子の製造方法
JP2689710B2 (ja) 半導体装置の製造方法
JP3902417B2 (ja) 半導体装置の製造方法
JPS63117468A (ja) 半導体装置の製造方法
JPS5933873A (ja) 半導体素子の製造方法
JPS6047437A (ja) 半導体装置およびその製造方法
JP3219676B2 (ja) 半導体集積回路、ｍｉｓ型コンデンサの製造方法および半導体集積回路の製造方法
JPS60111452A (ja) 半導体装置
JPS62248250A (ja) 半導体記憶装置
JPS6349386B2 (ja)
JPS6219076B2 (ja)
JPS61222158A (ja) 半導体装置の製造方法
JPS6237967A (ja) 半導体装置の製造方法
JPS60182149A (ja) 半導体集積回路の製造方法
JPS61210661A (ja) 半導体装置の製造方法
JPS60247973A (ja) 半導体装置の製造方法
JPH065742B2 (ja) 半導体装置の製造方法
JPS61168252A (ja) 半導体装置及びその製造方法
JPS6342146A (ja) 半導体装置の製造方法
JPH0443663A (ja) 半導体装置およびその製造方法
JPS62190851A (ja) 半導体装置の製造方法