JPS60178751A - 信号劣化検出回路 - Google Patents
信号劣化検出回路Info
- Publication number
- JPS60178751A JPS60178751A JP3365084A JP3365084A JPS60178751A JP S60178751 A JPS60178751 A JP S60178751A JP 3365084 A JP3365084 A JP 3365084A JP 3365084 A JP3365084 A JP 3365084A JP S60178751 A JPS60178751 A JP S60178751A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- detection
- error rate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 29
- 230000015556 catabolic process Effects 0.000 title description 3
- 238000006731 degradation reaction Methods 0.000 title description 3
- 230000006866 deterioration Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 210000004899 c-terminal region Anatomy 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、PCM通信における伝送路、中継器による信
号劣化を監視する装置に係り、特に中継器、受信器等を
含む伝送路による誤り率の検出、Sハ劣化の検出、入力
信号断の検出等の信号の劣化状態を検出する検出回路に
関する。
号劣化を監視する装置に係り、特に中継器、受信器等を
含む伝送路による誤り率の検出、Sハ劣化の検出、入力
信号断の検出等の信号の劣化状態を検出する検出回路に
関する。
PCM通信は大量の情報を伝送する技術として現在広く
用いられており、特に最近は光PCM通信として、才す
まずその重要性を増している。通信の最も重層、な役割
の1つとして正確に情報を伝達する七いうことが上げら
れるが、そのためには中継器、受信器等を含めた伝送路
の動作状態管理が重要である。
用いられており、特に最近は光PCM通信として、才す
まずその重要性を増している。通信の最も重層、な役割
の1つとして正確に情報を伝達する七いうことが上げら
れるが、そのためには中継器、受信器等を含めた伝送路
の動作状態管理が重要である。
このだめ、常に正確な情報伝達を可能とするためtこは
、中継器等を含めた伝送路を常に監視し、信号の誤り率
の上昇、S/N劣化の上昇、入力信号断等の障害が発生
したときには、直にそれを検出する必要がある。
、中継器等を含めた伝送路を常に監視し、信号の誤り率
の上昇、S/N劣化の上昇、入力信号断等の障害が発生
したときには、直にそれを検出する必要がある。
従来より、このため中継器、受信器を含めた伝送路の監
視のための種々の提案がなされている。
視のための種々の提案がなされている。
例えば、伝送されてきた信号の誤り率をオンラインで検
出するものとしては、バイポーラチェッカ、CRV検出
、RDS検出等として知られている伝送信号に冗長度を
もたせ、その特性を用いてデジタル的に処理する方法が
知られているが、この方法は、情報としての信号に冗長
度をもたせる必要があること、デジタル処理のための回
路規模が大きくなることなどの欠点がある。
出するものとしては、バイポーラチェッカ、CRV検出
、RDS検出等として知られている伝送信号に冗長度を
もたせ、その特性を用いてデジタル的に処理する方法が
知られているが、この方法は、情報としての信号に冗長
度をもたせる必要があること、デジタル処理のための回
路規模が大きくなることなどの欠点がある。
また、入力信号断の検出には、入力信号のタイミング成
分を検出し、その有無で行なうものが提案されている。
分を検出し、その有無で行なうものが提案されている。
これを光PCM受信器に応用した例で説明する。
第1図は、従来のタイミング信号の有無により入力信号
の断を検出する光PCM受信器の概略を示す図である。
の断を検出する光PCM受信器の概略を示す図である。
アバランシェ・フォト・ダイオード(以下A・P−Dと
いう)1により、入力光信号を電気信号に変換し、アン
プ2および後で説明する識別回路4を介して端子6にデ
ータを出力する。APDには自動利得制御回路(以下A
GCという)3が接続される。アンプ2の出力は、また
、バンドパスフィルタから成る周知のタイミング回路5
に接続され、タイミング成分が抽出される。このタイミ
ング成分は識別回路4に加えられ、ここでこのタイミン
グ成分の有無が監視される。
いう)1により、入力光信号を電気信号に変換し、アン
プ2および後で説明する識別回路4を介して端子6にデ
ータを出力する。APDには自動利得制御回路(以下A
GCという)3が接続される。アンプ2の出力は、また
、バンドパスフィルタから成る周知のタイミング回路5
に接続され、タイミング成分が抽出される。このタイミ
ング成分は識別回路4に加えられ、ここでこのタイミン
グ成分の有無が監視される。
信号の入力がなくなると、タイミング信号が無くなるの
で、この有無を検出することにより、入力信号の断の検
出が行なえる。
で、この有無を検出することにより、入力信号の断の検
出が行なえる。
しかしながら、この場合、入力信号のパターンにより大
幅にタイミング成分が異なるため、入力信号断の検出点
の状態を予想するのが困難であり、断の判定がむずかし
いという欠点を有している。
幅にタイミング成分が異なるため、入力信号断の検出点
の状態を予想するのが困難であり、断の判定がむずかし
いという欠点を有している。
さらに、はとんどの場合、第1図に例示したように受信
部ではAGCがかけられているので、このAGCにより
入力信号が無い時には、雑音成分が強く増幅されること
となり、タイミング回路5からはこの雑音に応じたタイ
ミング成分が発生され、識別回路4を誤動作させてしま
うという欠点をも有している。
部ではAGCがかけられているので、このAGCにより
入力信号が無い時には、雑音成分が強く増幅されること
となり、タイミング回路5からはこの雑音に応じたタイ
ミング成分が発生され、識別回路4を誤動作させてしま
うという欠点をも有している。
この発明は、上述のような欠点を改善するためになされ
たものであり、比較的簡単な構成で確実に中継器、受信
器等を含めた伝送路による信号の誤り率の検出、Sハ劣
化の検出、入力信号断の検出等の信号の劣化状態の検出
を行なうことができる検出回路を提供することを目的と
する。
たものであり、比較的簡単な構成で確実に中継器、受信
器等を含めた伝送路による信号の誤り率の検出、Sハ劣
化の検出、入力信号断の検出等の信号の劣化状態の検出
を行なうことができる検出回路を提供することを目的と
する。
この目的を達成するため、この発明では、データ識別器
と並列に、識別レベルを調整可能にしたウィンド形識別
器を設けると共に、ウィンド形識別器にカウンタを接続
し、所定時間内にウィンド形識別器の識別範囲に入った
データ数を計数して、誤り率の検出、S/N劣化の検出
、入力信号断の検出等の信号の劣化状態を検出すること
を特徴とする。
と並列に、識別レベルを調整可能にしたウィンド形識別
器を設けると共に、ウィンド形識別器にカウンタを接続
し、所定時間内にウィンド形識別器の識別範囲に入った
データ数を計数して、誤り率の検出、S/N劣化の検出
、入力信号断の検出等の信号の劣化状態を検出すること
を特徴とする。
この発明の詳細な説明する前に、この発明の詳細な説明
する。
する。
PCM通信は、周知のように「0」、「1」のデジ、タ
ル符号の組合せtこよって行なう。このデジタル符号は
第2図(α)に示すような矩形波状のパルスとして送出
されるが、伝送路、受信部の特性、受信部tこおいて受
ける雑音等により、受信部では第2図<h>に示すよう
にくずれた形となってしまう。
ル符号の組合せtこよって行なう。このデジタル符号は
第2図(α)に示すような矩形波状のパルスとして送出
されるが、伝送路、受信部の特性、受信部tこおいて受
ける雑音等により、受信部では第2図<h>に示すよう
にくずれた形となってしまう。
第3図は、このような2値信号の場合の受信部における
アイ波形の1例を示す図である。第31図において、横
軸は時間であり、縦軸は電圧である。
アイ波形の1例を示す図である。第31図において、横
軸は時間であり、縦軸は電圧である。
また、Vthは識別電圧、t、は識別時刻を表す。
受信された信号が、識別時刻t、において識別電圧Vt
hより高い場合には「1」と判定され、Vthより低い
場合には「0」と判定される。
hより高い場合には「1」と判定され、Vthより低い
場合には「0」と判定される。
これを、識別時刻でみた信号の確率分布で示すと、第4
図の曲線A、Bのようになる。第4図において、横軸は
電圧であり、縦軸は確率である。
図の曲線A、Bのようになる。第4図において、横軸は
電圧であり、縦軸は確率である。
また、Vthは識別電圧であり、「S」は、「1」を表
すパルスの電圧である。曲線A、Bはそれぞれ信゛号の
マーク率がmの時、電圧0.Sの箇所で最大確率をもち
、分散σ1.σ3.のガウス分布曲線である。即ち、 曲線Aのうち、viを上方に超えた斜線部分(α)が、
本来「0」と認識されるべきであるのに「1」と認識さ
れてしまう部分であり、曲線BのうちVthを下方に超
えた斜線部分(1))が、「1」と認識されるべきであ
るのに「0」と認識されてしまう部分である。したがっ
て、この(α> + <b>の部分がこの場合の誤り率
となる。
すパルスの電圧である。曲線A、Bはそれぞれ信゛号の
マーク率がmの時、電圧0.Sの箇所で最大確率をもち
、分散σ1.σ3.のガウス分布曲線である。即ち、 曲線Aのうち、viを上方に超えた斜線部分(α)が、
本来「0」と認識されるべきであるのに「1」と認識さ
れてしまう部分であり、曲線BのうちVthを下方に超
えた斜線部分(1))が、「1」と認識されるべきであ
るのに「0」と認識されてしまう部分である。したがっ
て、この(α> + <b>の部分がこの場合の誤り率
となる。
伝送による信号の劣化が少ない場合は、第4図破線で示
すような分布となり、この時には識別電圧Vthとして
誤り率か、はぼ零であることがわかる。
すような分布となり、この時には識別電圧Vthとして
誤り率か、はぼ零であることがわかる。
とこ4で、第5図に斜線部として示すVthを中心とし
て±4の範囲内に入る信号をカウントすると、この値は
第4図で示した誤り率(α) + (h>と相関関係を
有することが予想される。
て±4の範囲内に入る信号をカウントすると、この値は
第4図で示した誤り率(α) + (h>と相関関係を
有することが予想される。
きのvth±△の範囲内に入る信号の検出率piと誤り
率piとの関係を△=0.2.Δ=0.1.△=0.0
5についてプロットしたものである。図において、横軸
は誤り率Pi 、縦軸は検出率Fiである。
率piとの関係を△=0.2.Δ=0.1.△=0.0
5についてプロットしたものである。図において、横軸
は誤り率Pi 、縦軸は検出率Fiである。
図によれば、検出率Fiと誤り率Piは一対一に対応し
ており、検出率Fiを測定することにより誤り率PLを
推定できることがわかる。
ており、検出率Fiを測定することにより誤り率PLを
推定できることがわかる。
例えば、Δ=0.1としたとき、検出率Fi = IX
10”’Jのとき、誤り率円は約I X 10−’で
あるでとが推定できる。
10”’Jのとき、誤り率円は約I X 10−’で
あるでとが推定できる。
信号の明瞭度が下るにつれて、曲線A、Bは、より分散
した形となり、従って、Vth±Δに入る検出率F/は
高くなる。この検出率Fiはこの点でSハ劣化の程度を
表しているといえる。
した形となり、従って、Vth±Δに入る検出率F/は
高くなる。この検出率Fiはこの点でSハ劣化の程度を
表しているといえる。
また、入力信号が断になると、信号成分が零になり雑音
成分のみが入力されることになるが、この雑音成分は、
特定の2つの電圧でピークをもつ・ことはなく、平担な
特性で分布するから、この場合は、当然検出率piが高
くなり、信号の誤り率piも高くなる。そこで特定の誤
り率になったときに、入力信号断を推定できることが予
想される。
成分のみが入力されることになるが、この雑音成分は、
特定の2つの電圧でピークをもつ・ことはなく、平担な
特性で分布するから、この場合は、当然検出率piが高
くなり、信号の誤り率piも高くなる。そこで特定の誤
り率になったときに、入力信号断を推定できることが予
想される。
第7図は、計算により得られた誤り率Piと入力信号断
の間の関係である。図において、横軸は、誤り率P1で
あり、縦軸は入力信号断の確率である。図かられかるよ
うに、誤り率I X 10””程度で、約50チの確率
で入力信号の断が予測されることがわかる。
の間の関係である。図において、横軸は、誤り率P1で
あり、縦軸は入力信号断の確率である。図かられかるよ
うに、誤り率I X 10””程度で、約50チの確率
で入力信号の断が予測されることがわかる。
以上のように、識別′電圧■tん士Δの範囲内に入る信
号の数又は確率を調べることにより、信号の誤り率の検
出、S/N劣化、入力信号断の検出を行なうことかでき
る。
号の数又は確率を調べることにより、信号の誤り率の検
出、S/N劣化、入力信号断の検出を行なうことかでき
る。
この発明は、以上の原理を応用したものである。
第8図はこの原理を応用したこの発明の一実施例である
。図において、11,12,13はコン/z6レークで
あり、それぞれ端子21に一方の入力側が接続され、他
方の端子23,24,25にそれぞれVth 、 Vl
!A+△、■th−Δが接続されている。
。図において、11,12,13はコン/z6レークで
あり、それぞれ端子21に一方の入力側が接続され、他
方の端子23,24,25にそれぞれVth 、 Vl
!A+△、■th−Δが接続されている。
14.15.16はDCフリップフロップであり、C端
子は、クロック入力端子22に接続されている。17は
AND回路、18はタイマー、19はカウンター、20
はDCフリップフロップである。
子は、クロック入力端子22に接続されている。17は
AND回路、18はタイマー、19はカウンター、20
はDCフリップフロップである。
この回路において、端子21に入力データ信号を加え、
端子22にタイミングクロックを加える。
端子22にタイミングクロックを加える。
コンパレータ11からはVthより高い信号の時をと「
1」、低い時に「0」が出力される。この出力は次段の
フリップフロップ14#こ加えられる。フリップフロッ
プ14のC端子にはクロックが加えられているので、結
局フリップフロップ14のQ出力である端子26からは
、データ出力が得られることになる。従ってコンパレー
タ11、フリップフロップ14より成る回路几は、デー
タ識別用の識別器を構成している。コンパレータ12か
らはvth+Δより高い入力信号の時に「1」、低い信
号の時に「0」が出力されるが、これは前と同様次段の
フリップフロップ15に加えられ、今度はフリップフロ
ップ15のC端子から出力を得る。従って、フリップフ
ロップ15の出力は、コンパレータ12への入力信号が
vtA十△より低い時に「1」となる。コンパレータ1
3からは■tンー△より高い入力電圧の時に「1」、低
い電圧の時に「0」が出力され、次段のフリップフロッ
プ16に加えられる。フリップフロップ16の端子Qか
ら出力を得るので、フリップフロップ16からは、入力
信号がVtん−Δより大きい時に「1」が出力されるこ
とになる。フリップフロップ15.16の出力はAND
回路17に加えられる。前述のように、フリップフロッ
プ15からは、入力信号かvth+△より低い時に「l
」が出力され、フリップフロップ16からは、入力信号
がvth−△より高い時に「1」が出力されているので
、このAND回路17からは、入力信号かVth±△の
範囲に入るききに「1」の出力を得ることになる。この
AND回路17からの出力をカウンタ19でカウントす
ればこれは、第5図の斜線部分に入ってくる信号をカウ
ントしたことになる。なお、コンパレータ12゜13、
フリップフロップ15.16で構成される回路Wは範囲
Vth±へ、即ち電圧Vth±Δの窓に入る信号を抽出
しているので、これをウィンド形識別器と呼ぶ。また、
vth、Δを調整可能にすることはいうまでもない。と
ころでカウンタ19の動作を、所定の時間だけ動作させ
れば、その時間内に入力されるデータの総量が計算でき
るので、この総量とカウンタ19のカウント数とにより
検出率Fiを得ることかできる。タイマー18はこのた
めに設けられたものであり、カウンタ19の動作を制御
する。タイマー18でセットされた所定の時間自船こカ
ウンタ19が所定の数のカウントをしたときに「1」を
出力するように構成しておけば、出力端子24からは、
予め決めた任意の検出率Fiのときに「1」を出力する
ように構成でき、任意のS/N劣化を検知することかで
きる。
1」、低い時に「0」が出力される。この出力は次段の
フリップフロップ14#こ加えられる。フリップフロッ
プ14のC端子にはクロックが加えられているので、結
局フリップフロップ14のQ出力である端子26からは
、データ出力が得られることになる。従ってコンパレー
タ11、フリップフロップ14より成る回路几は、デー
タ識別用の識別器を構成している。コンパレータ12か
らはvth+Δより高い入力信号の時に「1」、低い信
号の時に「0」が出力されるが、これは前と同様次段の
フリップフロップ15に加えられ、今度はフリップフロ
ップ15のC端子から出力を得る。従って、フリップフ
ロップ15の出力は、コンパレータ12への入力信号が
vtA十△より低い時に「1」となる。コンパレータ1
3からは■tンー△より高い入力電圧の時に「1」、低
い電圧の時に「0」が出力され、次段のフリップフロッ
プ16に加えられる。フリップフロップ16の端子Qか
ら出力を得るので、フリップフロップ16からは、入力
信号がVtん−Δより大きい時に「1」が出力されるこ
とになる。フリップフロップ15.16の出力はAND
回路17に加えられる。前述のように、フリップフロッ
プ15からは、入力信号かvth+△より低い時に「l
」が出力され、フリップフロップ16からは、入力信号
がvth−△より高い時に「1」が出力されているので
、このAND回路17からは、入力信号かVth±△の
範囲に入るききに「1」の出力を得ることになる。この
AND回路17からの出力をカウンタ19でカウントす
ればこれは、第5図の斜線部分に入ってくる信号をカウ
ントしたことになる。なお、コンパレータ12゜13、
フリップフロップ15.16で構成される回路Wは範囲
Vth±へ、即ち電圧Vth±Δの窓に入る信号を抽出
しているので、これをウィンド形識別器と呼ぶ。また、
vth、Δを調整可能にすることはいうまでもない。と
ころでカウンタ19の動作を、所定の時間だけ動作させ
れば、その時間内に入力されるデータの総量が計算でき
るので、この総量とカウンタ19のカウント数とにより
検出率Fiを得ることかできる。タイマー18はこのた
めに設けられたものであり、カウンタ19の動作を制御
する。タイマー18でセットされた所定の時間自船こカ
ウンタ19が所定の数のカウントをしたときに「1」を
出力するように構成しておけば、出力端子24からは、
予め決めた任意の検出率Fiのときに「1」を出力する
ように構成でき、任意のS/N劣化を検知することかで
きる。
また検出率Fi(!:誤り率piとの間には、第6図で
説明したさおりの一対一の対応があるのでこれにより、
任意の誤り率を検出できることがわかる。
説明したさおりの一対一の対応があるのでこれにより、
任意の誤り率を検出できることがわかる。
また、誤り率が特定の高い値になる時を検出すれば、入
力信号の断を検知できることもいうまでもない。
力信号の断を検知できることもいうまでもない。
なお、第8図の実施例では、特定の検出率のさきに端子
27から出力を得るように構成したか、検出率の値を連
続的に表示しても良いことは当然である。
27から出力を得るように構成したか、検出率の値を連
続的に表示しても良いことは当然である。
なお、第8図の破線30で示された部分をアナログ的に
処理しても良いことも当然である。第9図はこの例であ
り、AND17の出力をローパスフィルター41によっ
てアナログイ直として出力し、所定の基準値以上になる
ときをコンパレータ42で検出して端子44に出力する
。
処理しても良いことも当然である。第9図はこの例であ
り、AND17の出力をローパスフィルター41によっ
てアナログイ直として出力し、所定の基準値以上になる
ときをコンパレータ42で検出して端子44に出力する
。
以上述べたように、この発明によれば、信号に冗長度を
もたせることなく、比較的簡単な構成で、確実、正確に
誤り率の検出、Sハ劣化の検出、入力信号断の検知等の
信号の劣化状態を検出することができる。
もたせることなく、比較的簡単な構成で、確実、正確に
誤り率の検出、Sハ劣化の検出、入力信号断の検知等の
信号の劣化状態を検出することができる。
第1図は従来の検出回路を用いた光PCM受信器の概略
を示す図、第2図は、パルス状の信号を示す図、第3図
は2値信号の場合のアイ波形の一例を示す図、第4図、
第5図は2値信号の確率分布を示す図、第6図は検出率
と誤り率の関係を示す図、第7図は誤り率と入力信号断
の確率の関係を示す図、第8図はこの発明に従った検出
回路の一例を示す図、第9図は他の実施例を示す図であ
る。 1・・・アバランシェ・フォトダイオード、2・・・ア
ンプ3・・・自動利得制御回路、4・・・識別回路5・
・・タイミング回路、11,12.13・・・コンパレ
ータ14.15,16,20・・・DCフリップフロッ
プ17・・・AND回路、 18・・・タイマー19・
・・カウンタ。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 第 1 図 業 2 同 第3図 第 4 図 第 5I2I 7J 牢田桝 (5。 <Rご牽監C糟仁
を示す図、第2図は、パルス状の信号を示す図、第3図
は2値信号の場合のアイ波形の一例を示す図、第4図、
第5図は2値信号の確率分布を示す図、第6図は検出率
と誤り率の関係を示す図、第7図は誤り率と入力信号断
の確率の関係を示す図、第8図はこの発明に従った検出
回路の一例を示す図、第9図は他の実施例を示す図であ
る。 1・・・アバランシェ・フォトダイオード、2・・・ア
ンプ3・・・自動利得制御回路、4・・・識別回路5・
・・タイミング回路、11,12.13・・・コンパレ
ータ14.15,16,20・・・DCフリップフロッ
プ17・・・AND回路、 18・・・タイマー19・
・・カウンタ。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 第 1 図 業 2 同 第3図 第 4 図 第 5I2I 7J 牢田桝 (5。 <Rご牽監C糟仁
Claims (1)
- データ識別器と並列に、識別レベルを調整可能にしたウ
ィンド形識別器を設けると共に、ウィンド形識別器にカ
ウンタを接続し、所定時間内にウィンド形識別器の識別
範囲に入ったデータ数を計数することにより信号の劣化
状態を検出するようにしたことを特徴とする信号劣化検
出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365084A JPS60178751A (ja) | 1984-02-24 | 1984-02-24 | 信号劣化検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365084A JPS60178751A (ja) | 1984-02-24 | 1984-02-24 | 信号劣化検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60178751A true JPS60178751A (ja) | 1985-09-12 |
Family
ID=12392320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3365084A Pending JPS60178751A (ja) | 1984-02-24 | 1984-02-24 | 信号劣化検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60178751A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0330177A2 (en) * | 1988-02-22 | 1989-08-30 | Fujitsu Limited | Circuit for generating discrimination level voltage |
US7218686B2 (en) | 2001-03-16 | 2007-05-15 | Nec Corporation | Decision threshold voltage control circuit and decision threshold voltage controlling method of clock and data recovery circuit, optical receiver, and decision threshold voltage control program |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4989409A (ja) * | 1972-12-26 | 1974-08-27 |
-
1984
- 1984-02-24 JP JP3365084A patent/JPS60178751A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4989409A (ja) * | 1972-12-26 | 1974-08-27 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0330177A2 (en) * | 1988-02-22 | 1989-08-30 | Fujitsu Limited | Circuit for generating discrimination level voltage |
US7218686B2 (en) | 2001-03-16 | 2007-05-15 | Nec Corporation | Decision threshold voltage control circuit and decision threshold voltage controlling method of clock and data recovery circuit, optical receiver, and decision threshold voltage control program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4800562A (en) | Circuit and method for monitoring the quality of data in a data stream | |
US5589683A (en) | Optical receiver apparatus for quickly detecting loss of a composite optical signal input employing a loss-of-clock detector | |
JP3336059B2 (ja) | エラー検出装置 | |
EP0138693B1 (en) | Method and apparatus for supervising digital radio transmission line | |
US5224128A (en) | Method and circuit arrangement for monitoring the operating condition of an electro-optical transmission system | |
US20020051271A1 (en) | Loss of signal detection circuit for light receiver | |
JPS60178751A (ja) | 信号劣化検出回路 | |
EP0410445A2 (en) | Optical repeater having means for preventing malfunction due to the presence of noise | |
US4327356A (en) | Arrangement for monitoring the performance of a digital transmission system | |
US7224751B2 (en) | Device and method for checking whether a signal with a predetermined frequency is being received | |
US4191862A (en) | Dual frequency tone decoder | |
US4742570A (en) | Multipath noise detecting circuit | |
AU2003200303B2 (en) | Reception of digitally coded protection signals in a remote tripping device | |
CA2026924A1 (en) | Speech codec arrangement | |
CN116667858B (zh) | 一种用于检测mipi aphy高速差分信号的方法 | |
JP3657209B2 (ja) | 光受信器用異常検出回路及び光受信器 | |
JPH0669128B2 (ja) | 自動利得制御増幅器 | |
JPS61193541A (ja) | 入力信号断判定方式 | |
JPS59112745A (ja) | 非同期2値信号伝送方式 | |
EP0020827B1 (en) | An arrangement for monitoring the performance of a digital transmission system | |
JPH0340539A (ja) | 光信号入力断検出装置 | |
US4410986A (en) | Error and status detection circuit for a digital regenerator using quantized feedback | |
SU1307600A1 (ru) | Устройство дл приема сигналов данных | |
JP2797418B2 (ja) | 伝送路の断線監視装置 | |
JPH1084316A (ja) | 光受信方法および装置 |