[go: up one dir, main page]

JPS60167507A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPS60167507A
JPS60167507A JP59021619A JP2161984A JPS60167507A JP S60167507 A JPS60167507 A JP S60167507A JP 59021619 A JP59021619 A JP 59021619A JP 2161984 A JP2161984 A JP 2161984A JP S60167507 A JPS60167507 A JP S60167507A
Authority
JP
Japan
Prior art keywords
circuit
amplifier circuit
trimming
offset
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59021619A
Other languages
Japanese (ja)
Inventor
Yoshiharu Nagayama
永山 義治
Sakae Miki
三木 栄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59021619A priority Critical patent/JPS60167507A/en
Publication of JPS60167507A publication Critical patent/JPS60167507A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To attain the offset of a low level with no deterioration nor variation of characteristics of an amplifier circuit, by setting the coefficient of a circuit to be trimmed at a point excepting a signal route. CONSTITUTION:The bias currents I1 and I2 of a buffer circuit are controlled individually, and the base-emitter voltages of TRs Q3 and Q4 change individually in response to the values of the I1 and I2. Thus the I1 and I2 flowing to the TRs Q1 and Q2 of a differential amplifier circuit are controlled and well balanced to each other by selecting properly a trimming element which should undergo the destruction/conduction. In other words, the offset can be cancelled. In this case, the elements for trimming, i.e., many resistances R11-, R21- and trimming elements D11- and D21- are provided to a bias circuit which is set out of a signal path. Thus the time constants parasitic to those elements give no evil effects at all to the characteristics especially the frequency characteristics of the amplifier circuit.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、増幅回路技術さらには差動型増幅回路に適
用して特に有効な技術に関するもので、たとえば、光デ
イスク装置のへ、ソドアンブなどとして使用される広帯
域低オフセー、 )了ンブに利用して有効な技術に関す
るものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to an amplifier circuit technology and a technology that is particularly effective when applied to a differential amplifier circuit. This article relates to effective technology that can be used to achieve wideband low-off-cut (low-off-line) performance.

〔背景技術〕[Background technology]

本発明者は、増幅回路技術、特に、広帯域低オフセリト
アンプの回路技術について以下に述ヘルような技術を開
発し検討した。
The present inventor has developed and studied the following techniques regarding amplifier circuit technology, particularly circuit technology for wideband low-offset amplifiers.

丁なわち、差動増幅回路の回路定数の一部をトリミング
することによりオフセ、ソト調節を行ない、これにより
オフセ、リドを可及的に小さくするというものである。
That is, by trimming a part of the circuit constants of the differential amplifier circuit, offset and distortion are adjusted, thereby making the offset and lead as small as possible.

これについて、さらに詳細に説明すると以下のとおりで
ある。
This will be explained in more detail below.

第1図はこの発明に先だって検討された増幅回路を示す
。同図に示す増幅回路は、互いに差動接続された1対の
バイポーラトランジスタQl。
FIG. 1 shows an amplifier circuit studied prior to the present invention. The amplifier circuit shown in the figure includes a pair of bipolar transistors Ql that are differentially connected to each other.

Q2、この1対のトランジスタQ1.Q2σ)共通エミ
ッタと負側電源Veeとの間に接続される定電流回路l
O1および各トランジスタQl、Q2のコレクタと正側
電源VCCとの間にそれぞれ接続される負荷抵抗Ru 
rxどにより構成される。そして。
Q2, this pair of transistors Q1. Q2σ) Constant current circuit l connected between the common emitter and the negative side power supply Vee
A load resistor Ru connected between the collector of O1 and each transistor Ql, Q2 and the positive power supply VCC.
It is composed of rx etc. and.

両トランジスタQl 、Q2のベースニ差動入力IN田
1.INHが導入され、lたそのコレクタから差動用力
0UTH−1,0UTHが取出されるようになっている
A differential input between the bases of both transistors Ql and Q2 is input to IN field 1. INH is introduced, and differential power 0UTH-1,0UTH is taken out from its collector.

ここで、ト紀コレクタ負荷抵抗ROには、トリミングに
より値が調節される回路定数が設けられている。この回
路定数は、それぞれ多数の抵抗R11〜R14,R21
〜R24およびトリミング素子D11〜D14.D21
〜D24により構成され、任意のトリミング素子を破壊
して導通させることにより上記トランジスタQl、Q2
の負荷抵抗をトリミングし、これにより上記差動増幅回
路のオフセヴト (直流オフセット電圧)をキャンセル
(相殺)fることかできるようになっている。
Here, the collector load resistance RO is provided with a circuit constant whose value is adjusted by trimming. This circuit constant consists of a large number of resistors R11 to R14, R21, respectively.
~R24 and trimming elements D11-D14. D21
~D24, and by destroying any trimming element and making it conductive, the transistors Ql and Q2 are
By trimming the load resistance of the differential amplifier circuit, it is possible to cancel the off-set (DC offset voltage) of the differential amplifier circuit.

しかしながらかかる技術においては、トリミングされる
回路定数が上記差動増幅回路の信号経路に設けられてい
るため、その回路定数に寄生する容量などの時定数によ
り、該差動増幅回路の特性。
However, in this technique, since the circuit constant to be trimmed is provided in the signal path of the differential amplifier circuit, the characteristics of the differential amplifier circuit are affected by time constants such as capacitance parasitic to the circuit constant.

特に高域における周波数特性が劣化する。という問題点
が生ずるということが本発明者によって明ら力・とされ
た。%に、トリミングされる回路定数け、上述したよう
に多数の抵抗とトリミング素子を接続して形成されるも
のであるため、そこに寄生する時定数はどうしても大き
くならざるを得ない。このため、トリミングにより低オ
フセットを実現しようとすると、上記時定数によって高
域での周波数特性が大きく劣化してし1う、という背反
が生じてし丑う。さらに、そのトリミングされる回路定
数が、上述したよ517負荷抵抗の一部をなす場合は、
オフ上1.トを小さくするためのトリミングを行なうこ
とにより負荷抵抗値が変化し、これにより期待した出力
レベルあるいは利得などの特性が得られなくなってしま
う、という問題点が生じることも本発明者によって明ら
かとされた。
In particular, the frequency characteristics in the high range deteriorate. The inventor of the present invention has clearly determined that this problem arises. %, since the circuit constant to be trimmed is formed by connecting a large number of resistors and trimming elements as described above, the parasitic time constant inevitably becomes large. Therefore, when attempting to achieve a low offset by trimming, the trade-off arises in that the frequency characteristics in the high range are greatly degraded by the above-mentioned time constant. Furthermore, if the circuit constant to be trimmed forms part of the 517 load resistance as described above,
Off top 1. The inventor has also clarified that the load resistance value changes due to trimming to reduce the output voltage, which causes the problem that the expected output level or characteristics such as gain cannot be obtained. Ta.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、特性の劣化あるいは変化を伴うこと
なく低オフセットが実現できるようにした増幅回路技術
を提供するものである。
An object of the present invention is to provide an amplifier circuit technology that can realize a low offset without deteriorating or changing characteristics.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、トリミングされる回路定数を信号経路以外の
ところに設けることにより、特性の劣化あるいは変化を
伴うことなく低オフセットが実現でビるようにする。と
いう目的を達成するものである。
That is, by providing the circuit constants to be trimmed outside the signal path, a low offset can be realized without deterioration or change in characteristics. This goal is achieved.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお1図面において同一あるいは相当する部分は同一符
号で示す。
In one drawing, the same or corresponding parts are indicated by the same reference numerals.

第2図はこの発明による差動型増幅回路の一実施例を示
す。
FIG. 2 shows an embodiment of a differential amplifier circuit according to the present invention.

先ず、同図に示す増幅回路は、光デイスク装置のヘッド
アンプとして利用されるものであって、半導体集積回路
装置内の回路として形成される。
First, the amplifier circuit shown in the figure is used as a head amplifier of an optical disk device, and is formed as a circuit within a semiconductor integrated circuit device.

同図に示す増幅回路は、トリミングされる回路定数を含
むことによりオフ七〜ト調節されるように構成されると
ともに、上記回路定数が上記増幅回路の信号経路以外の
ところで該増幅回路のオフセット値に関与するように設
けられている。さらに、上記増幅回路の差動入力IN旧
、lNl−3側にそれぞれ吸込型定電流回路を負荷とす
る電圧帰還型のバヅフToo路をih、このバ、ソファ
回路のバイアス電流を定める回路定数をトリミングする
ようにしである。
The amplifier circuit shown in the figure is configured to be adjusted off by including a circuit constant to be trimmed, and the circuit constant is set to an offset value of the amplifier circuit at a point other than the signal path of the amplifier circuit. It is designed to be involved in Furthermore, a voltage feedback type Baduf Too path with a suction type constant current circuit as a load is connected to the differential input IN old and IN1-3 sides of the above amplifier circuit, respectively, and the circuit constant that determines the bias current of the sofa circuit is It's time to trim it.

ここで、上記差動増幅回路の主要部は、互いに差動接続
された1対のバイポーラトランジスタQ1.Q2、この
1対のトランジスタQl、Q2の共通エミ、ツタと負側
電源Veeとの間に接続される定電流回路工0、および
各トランジスタQl。
Here, the main parts of the differential amplifier circuit are a pair of bipolar transistors Q1 . Q2, the pair of transistors Ql, the common emitter of Q2, a constant current circuit 0 connected between the ivy and the negative power supply Vee, and each transistor Ql.

Q2のコレクタと正側電源Vccとの間にそれぞれ接続
される負荷抵抗Rθなどにより構成される。
It is composed of load resistors Rθ and the like connected between the collector of Q2 and the positive power supply Vcc.

そして、両トランジスタQ1.Q2のベース忙差動入力
lNl−1−1,INSが導入され、またそのコレクタ
から差動出力OUT出、0UTt−1が取出されるよう
VCなっている。
Both transistors Q1. The base differential input lNl-1-1, INS of Q2 is introduced, and the VC is set such that the differential output OUT, 0UTt-1 is taken out from its collector.

甘だ、」ニバ、ソファ回路は、いわゆるバイポーラトラ
ンジスタによるエミッタフォロワにより構成されている
。このバッフ丁回路は各人力田1.IN日ごとに設けら
れる。一方の入力IN田側に′v、けられるバ9フ丁回
路は、バイポーラトランジスタQ3.Q5.エミッタ抵
抗Re、)リミングされる回路定数をなすための多数の
抵抗R11〜R14およびトリミング素子DIl〜D1
4により構成される。他方の入力INH側のバイアス回
路も同様に、バイポーラトランジスタQ4.Q6.エミ
、ツタ抵抗Re、トリミングされる回路定数をなすため
の多数の抵抗R21〜およびトリミング素子D21−に
より構成される。ここで、トランジスタQ5.Q6はそ
れぞれエミッタフォロワをなし。
That's too sweet.'' The sofa circuit consists of an emitter follower using a so-called bipolar transistor. This buffer circuit is for each person's power field 1. It is established for each IN day. The buffer circuit, which is input to one side of the IN input terminal, has a bipolar transistor Q3. Q5. Emitter resistance Re,) a large number of resistors R11 to R14 and trimming elements DIl to D1 to form circuit constants to be trimmed
Consisting of 4. Similarly, the bias circuit on the other input INH side includes bipolar transistors Q4. Q6. It is composed of an emitter, a vine resistor Re, a large number of resistors R21 to form a circuit constant to be trimmed, and a trimming element D21-. Here, transistor Q5. Q6 each has an emitter follower.

またトランジスタQ5 、Q6はそれぞれベースに一定
の制御電圧vbが与えられることにより所定の電流If
、I2を吸込む定1!流回路をなす。上記トリミング素
子D11〜.D21〜としては。
Further, transistors Q5 and Q6 each have a predetermined current If by applying a constant control voltage vb to their bases.
, a constant 1 that sucks I2! form a flow circuit. The trimming elements D11~. As for D21~.

外部からの通電により破壊されて4通するようなダイオ
ード(あるいはバイポーラトランジスタ)が使用されて
いる。各トリミング素子D11〜。
A diode (or bipolar transistor) is used that is destroyed by external energization and becomes 4 conductive. Each trimming element D11~.

D21〜はそれぞれ抵抗値に所定の重みづげがなされた
抵抗と直列接続され、この直列回路がそれぞれ上記エミ
、ンタ抵抗ReVc並列に接続される。
D21-- are each connected in series with a resistor whose resistance value is weighted with a predetermined value, and this series circuit is connected in parallel with the emitter and inter-resistor ReVc, respectively.

そして、任意のトリミング素子を選んで破壊・導通させ
ることにより、上記エミッタ抵抗BeK並列に接続する
抵抗の値を調節すること、すなわちトリミングすること
かできる。これにより、上記定電流回路に流れる電流I
t、I2jなわち上記バヴファ回路のバイアス電流を個
々に調節することかできる。
By selecting an arbitrary trimming element and causing it to become conductive, the value of the resistor connected in parallel to the emitter resistor BeK can be adjusted, that is, trimmed. As a result, the current I flowing through the constant current circuit is
t, I2j, that is, the bias current of the Bavva circuit can be adjusted individually.

以上のようにして、上記バヅフ了回路のバイアス電流I
I、I2を個々に調節すると、そのバイアス電流11.
I2の変化に伴ってトランジスタQ3.Q4のペース・
エミリタ間電圧が個々に変化する。この結果、破壊#4
通させるべきト17 #ング素子を適切に選ぶことによ
り、差動増幅回路のトランジスタQ1.Q2にそれぞれ
に流れるバイアス電fi11 、I2を個々に調節して
相互のバランスをとることができる。つまり、オフセッ
トを中ヤンセルすることができる。
As described above, the bias current I of the above-mentioned buffer circuit is
By adjusting I and I2 individually, the bias current 11.
With the change in I2, transistor Q3. Q4 pace・
The emitter voltage changes individually. As a result, destruction #4
Transistor Q1. of the differential amplifier circuit can be passed by appropriately selecting the transistor Q1. The bias currents fi11 and I2 flowing through Q2 can be individually adjusted to balance each other. In other words, the offset can be moderately offset.

以上のよ5KI、てオフセ・シトをキャンセルするため
のトリミングを行なうことかできるのである力ζここで
注目すべきことは、そのトリミングを行なうための素子
すなわち多数の抵抗R11〜・R21〜およびトリミン
グ素子D11〜.D21〜が信号経路から外れたバイア
ス回路に設けられているということである。これKより
、その多数の素子に寄生する時定数は、増幅回路の特性
、特に周波数特性になんらの悪影畳もおよぼさずにすむ
ようになる。さらに、上記オフセットをキャンセルにす
るだめのトリミングは負荷抵抗ROを変化させず九行な
うことができるので、トリミングによって増幅回路の出
力レベルあるいは利得が変化してしまう恐れもほとんど
ない。従って、高域における周波数特性に丁ぐれ、かつ
出力レベルあるいは利得などが安定した増幅回路を得る
ことができる。このため、光デイスク装置のへ、ット°
アンプとしてすぐれたものが得られる。
According to the above 5KI, it is possible to perform trimming to cancel the offset/situation.What should be noted here is the elements for performing the trimming, that is, the large number of resistors R11~, R21~ and the trimming. Elements D11~. This means that D21~ are provided in the bias circuit outside the signal path. Because of this K, the time constants parasitic to the large number of elements do not have any adverse effect on the characteristics of the amplifier circuit, especially the frequency characteristics. Further, since the trimming for canceling the offset can be performed nine times without changing the load resistance RO, there is almost no possibility that the output level or gain of the amplifier circuit will change due to the trimming. Therefore, it is possible to obtain an amplifier circuit that has good frequency characteristics in the high range and stable output level, gain, etc. For this reason, the optical disc device
You can get an excellent amplifier.

〔効 果〕〔effect〕

C1)トリミングされる回路定数を含むことKよりオフ
セ”/ )調節されるように構成された差動型増幅回路
にあって、上記回路定数を上記増幅回路の信号経路以外
のところで該増幅回路のオフセット値に関与するよ5に
設けたことにより、特性の劣化あるいは変化を伴5こと
なく低オフセ、シトを笑現させることができる、という
効果が得られる。
C1) Including a circuit constant to be trimmed.In a differential amplifier circuit configured to be adjusted offset from K. By providing the value 5 to be related to the offset value, it is possible to achieve the effect of realizing low offset and shading without deterioration or change in characteristics.

以上本発明者によってなされた発明を実施例にもとつき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記トリミ
ング素子は破壊―遮断型のものであってもよい。また、
上記トランジスタQl−Q6などはMO8素子であって
もよい。
Although the invention made by the present inventor has been specifically explained above based on examples, this invention is not limited to the above examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say. For example, the trimming element may be of the breaking-breaking type. Also,
The transistors Ql-Q6 and the like may be MO8 elements.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である光デイスク装置のヘ
ッドアンプとして使用される増幅回路に適用した場合に
ついて説明したが、それに限定されるものではなく、例
えば、磁気ディスク装置のへ1.Jド了ンプの技術など
にも適用できる。
The above explanation has mainly been about the application of the invention made by the present inventor to an amplifier circuit used as a head amplifier of an optical disk device, which is the field of application in which the invention was made, but the invention is not limited to this. For example, to 1. of a magnetic disk device. It can also be applied to J-dump technology.

少なくともオフセヴト調整を行なう条件のものには通用
できる。
At least it can be applied to conditions that require Offset adjustment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に先だって検討された増幅回路を示す
回路図。 第2図はこの発明による増幅回路の一実施例を示す回路
図である。 Ql、Q2.Q3.Q4.Q5.Q6・・・能動素子(
バイポーラトランジスタ)、IO・・・定電流回路、I
f、I2・・・バイアス電流、RO・・・負荷抵抗、R
11〜R14,R21〜R24・・・トリミングされる
回路定数(抵抗)、Re・・・エミ、ツタ抵抗、DIl
〜D14.D21−D24・・・トリミング素子、IN
f−H,INH・・・差動入力、0UTH−1,0UT
H・・・差動出力、Vcc 、 Vee・・・電源、V
b・・・制御電圧。 (゛、゛ 代理人 弁理士 高 橋 明 夫゛− αυ 第 1 図 1)、。 e a 第 2 図 1/e。
FIG. 1 is a circuit diagram showing an amplifier circuit studied prior to the present invention. FIG. 2 is a circuit diagram showing an embodiment of the amplifier circuit according to the present invention. Ql, Q2. Q3. Q4. Q5. Q6...active element (
bipolar transistor), IO...constant current circuit, I
f, I2...bias current, RO...load resistance, R
11-R14, R21-R24...Circuit constant (resistance) to be trimmed, Re...Emi, vine resistance, DIl
~D14. D21-D24...trimming element, IN
f-H, INH...Differential input, 0UTH-1,0UT
H...differential output, Vcc, Vee...power supply, V
b...Control voltage. (Representative Patent Attorney Akio Takahashi - αυ Figure 1). e a Second Figure 1/e.

Claims (1)

【特許請求の範囲】 1、トリミングされる回路定数を含むことによりオフセ
・・ト調節されるように構成された差動型増幅回路であ
って、上記回路定数が上記増幅回路の信号経路以外のと
ころで該増幅回路のオフセリト値に関与するように設け
られていることを特徴とする増幅回路。 2、 上記増幅回路の差動入力側にそれぞれ吸込型定電
流回路を負荷とする電圧帰還型のバッフ丁回路を設け、
上記バ、ファ回路のバイアス電流を定める回路定数をト
リミングするようにしたことを特徴とする特許請求の範
曲第1項記載の増幅回路。
[Claims] 1. A differential amplifier circuit configured to be offset adjusted by including a circuit constant to be trimmed, wherein the circuit constant is connected to a signal path other than the signal path of the amplifier circuit. By the way, an amplifier circuit characterized in that it is provided so as to be involved in an off-set value of the amplifier circuit. 2. A voltage feedback type buffer circuit with a suction type constant current circuit as a load is provided on the differential input side of each of the above amplifier circuits,
2. The amplifier circuit according to claim 1, wherein a circuit constant determining a bias current of the buffer circuit and the amplifier circuit is trimmed.
JP59021619A 1984-02-10 1984-02-10 Amplifier circuit Pending JPS60167507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59021619A JPS60167507A (en) 1984-02-10 1984-02-10 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59021619A JPS60167507A (en) 1984-02-10 1984-02-10 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPS60167507A true JPS60167507A (en) 1985-08-30

Family

ID=12060064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59021619A Pending JPS60167507A (en) 1984-02-10 1984-02-10 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPS60167507A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191296A (en) * 1990-11-29 1993-03-02 Elcon Instruments S.R.L. Signal conditioning circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191296A (en) * 1990-11-29 1993-03-02 Elcon Instruments S.R.L. Signal conditioning circuit

Similar Documents

Publication Publication Date Title
JP2665025B2 (en) Amplifier circuit
JPH0570326B2 (en)
US4464631A (en) Circuit for trimming FET differential pair offset voltage without increasing the offset voltage temperature coefficient
US20030112069A1 (en) Exponential transconductance amplifier
US4451800A (en) Input bias adjustment circuit for amplifier
US20210218378A1 (en) Differential signal offset adjustment circuit and differential system
EP0164182B1 (en) Jfet active load input stage
JPH0537822A (en) Gamma correction circuit
JPS60167507A (en) Amplifier circuit
US6211736B1 (en) Signal amplifying circuit for magnetoresistive element
JPS6154286B2 (en)
US4055811A (en) Transistor amplifiers
US5663684A (en) Wafer-stage adjustment for compensating for mismatches in temperature dependent IC components
JP3105716B2 (en) Current mirror circuit
JPH0666648B2 (en) Hysteresis comparator
JPH0746764B2 (en) amplifier
JP2706146B2 (en) Semiconductor integrated circuit
JP2532900Y2 (en) Limiter circuit
JP2623954B2 (en) Variable gain amplifier
JP3106607B2 (en) Constant voltage circuit
KR910004456Y1 (en) Volume control circuit with improved large input characteristics
JPH063868B2 (en) Differential type comparator circuit
JPH02188010A (en) Differential amplifier
JPS58141012A (en) Bias circuit
JPS58213517A (en) Gain control type differential amplifier