[go: up one dir, main page]

JPS60165115A - パルス信号の補償回路 - Google Patents

パルス信号の補償回路

Info

Publication number
JPS60165115A
JPS60165115A JP59019886A JP1988684A JPS60165115A JP S60165115 A JPS60165115 A JP S60165115A JP 59019886 A JP59019886 A JP 59019886A JP 1988684 A JP1988684 A JP 1988684A JP S60165115 A JPS60165115 A JP S60165115A
Authority
JP
Japan
Prior art keywords
pulse
noise
circuit
correction
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59019886A
Other languages
English (en)
Inventor
Keiichi Kawamura
川村 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP59019886A priority Critical patent/JPS60165115A/ja
Priority to US06/699,176 priority patent/US4694256A/en
Publication of JPS60165115A publication Critical patent/JPS60165115A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明はパルス毎号の補償回路に関し、一定の基準期間
ごとに1つの基準パルスが発生するパルス信号を補償す
ることにより、このパルス信号にいかなるノイズ、例え
ばノイズパルスの混入や基準パルスの欠落があっても1
本来のパルス1g号に含まれる基準パルスと同数のパル
スを発生するように企図したものである。
く背景技術〉 例えば、磁気記録媒体に記録された映像信号をテレビ受
信機で再生ずる場合、再生されf:、画像に文字や日付
等のスーパーを重ねて再生するスーパーインポーズを行
うことがある。このようなスーパーインポーズを行うに
は1画像となる再生映像信号にスーパーとなるスーパー
用映像信号を同期して重畳する。つt、p、スーパー用
映像信号2各フレームにおいて同一の水平走査線に重畳
すればよい。
このようにスーパー用映像信号を同一の水平走査線に重
畳するには、杓生映像信号の複合同期信号から分離した
水平駆動パルス(HDパルス)を、第1(1f目の水平
走査が開始されてから順次カウントして行き、一定のパ
ルス数(n)だけカウントしたところでスーパー用映像
信号を再生映像信号に重畳している。これにより、第n
番目の水イ走査線からスーパーが入ることになる。
ところで例えば磁気的に記録された画像を再生する場合
には、その再生信号にノイズ信号が発生することは避け
られない。その結果HDパルスを発生する水平駆動パル
ス信号に、ノイズパルスが重畳するドロップインやHD
パルスが欠落するドロングアウドといったノイズが発生
することがある1、そのため水平駆動パルス信号に11
Dパルスの欠落があったシノイズパルスが11畳してい
る場合には、スーパーを入れるべき位置にある水平走査
線とは異なる別の水平走査線の位置にスーパーが入るこ
とになる。しかもこのノイズはランダムに発生ずるから
、再生画面を形成する各フレームあるいはフィールド毎
に異なる水平走査線にスーパー用映像信号が重畳されて
しまうこととなり、再生されたスーパーが画面内で上下
に振動してし1うことになる。
〈発明の目的〉 本発見」は、上記bL来技術に鑑み、パルス信号にいか
なるノイズが発生しても、ノイズを除去して本来のパル
ス信号に詮まれる基準パルス(例えばHDパルス)と同
数のパルスを発生するパルス信号の補償回路全提供する
ことを目的とする。
〈発明の構成〉 上記目的を達成する本発明の構成は、一定の基準期間ご
とに発生する基準パルスは通過させるが、基準パルスが
通過してから次のパルスが入力される直前まではどのよ
うなパルス金も遮断するノイズパルスカット回路と、ノ
イズパルスカンI・回路の出力信号が入力されており、
前記基準期間よりもわずかに長い時間以上継続してパル
スが入力されないと補正パルスを発生してこの補正パル
スを前記ノイズパルスカット回路にフィードバックして
入力する補正パルス発生回路とでなることを%徴とする
〈発明の効果〉 本発明は。
(イ)基準パルスが発生したときにのみパルスを通過さ
せるノイズパルスカット回路により。
ノイズパルスが除去される。
(ロ)基糸期間よりも長い時間以上連続してパルスが入
力されないと補正パルスを発生する補正パルス発生回路
により、基準パルスが欠落してもその代わりに補正パル
スが出力される。
(ハ) 補正パルスをノイズパルスカント回路にフィー
ドバックするようにしているため、基準パルスの欠落が
あった直後にノイズパルスが発生したとしても、ノイズ
パルスは除去され且つ欠落した基準パルスの代わりとな
る補正パルスが出力される。 − に)以−にによりノイズパルスの発生であるドロップイ
ン及び基準パルスの欠落であるドロップアウトという如
きノイズを完全に除く仁とができる1、もちろん、ドロ
ップイン又はドロップアウトが単独で連続して発生して
も、更にはドロップインとドロップアウトとが入り乱れ
て連続して発生しても、かかるノイズを除去することが
できる。かくて本発明にかかる補償回路の出力信号のパ
ルス数をカウントすることにより、例えばスーパーを振
動させることなくスーパーインポーズを行うことができ
る。、また本発明は、ビデオのべ主映像信号にスーパー
を入れるときのパルスカウントを正確に行うために用い
られるのみならず、一般的にパルス信号の基準パルスの
数を正確に計数する必要がある場合に用いて有用である
。。
〈実施例1〉 まず本発明の実施例を、そのブロックで示す第1図及び
その動作説明図である第2図を参照して析脱する。両図
に示すように本実施例に。
ノイズパルスカント回路1と補正パルス発生回路2と5
、でなり、1水平走査期間(IH)ごとに水平駆動パル
ス(HDパルス)を発生する水平駆動パルス信号aが、
入力端子INに入力される。ノイズパルスカント回路1
は、第2図(b)に示すように、HDパルス等のパルス
を1パバス通過させた直後からいかなるパルスの通過を
もm断するパルスカットモードCKなるとともに。
パルスカントモードCになってから時間t1経過すると
パルスの通過を許容するパルスバスモードPに自動復帰
するようになっており1時間t1 がIHよジもわずか
に短くなるように設定されている。一方、ノイズパルス
カット回路1の出力が入力される補正パルス発生回路2
は。
第2図(e)に示すように、II(よりもわずかに長い
時間22以上継続してパルスが入力されないと補正パル
スHD”k発生し、この補正パルスHD’はノイズパル
スカット回路1に入力されてフィードバンクされる。そ
して上記ノイズパルスカット回路1及び補正パルス発生
回路2は後述するように、単安定マルチバイブレータや
カウンタを用いて製作される1゜ かかる本実施例でtユ各拙ノイズに対して次のような動
作を行いノイズ除去をする。。
■ 第2図の期間■のように2つの■■Dパルスの間に
ノイズパルスNが発生した場合3.この場合には、ノイ
ズパルスNよp前に発生したHDパルスがノイズパルス
カット回路1を通過してこのノイズパルスカント回路l
がパルスカントモードCになっているため、ノイズパル
スN l”、J:ノイズパルスカツト回路1を通過でき
ない。したがってタ1部出力信号1) Kはノイズパル
スNは含まれず除去される。
c2)g142図の期間11のようにH,Dパルスの欠
落(!iD out’)が発り4ミした場合。この場合
にはその前のH,Dパルスが発生してから時間t2 が
経過したところで補正パルスIID’が補正パルス発生
回路2から出力される。補正パルスHD’が出力された
時にはすでに時間t0 が経過してノイズパルスカント
回路1がパルスパスモードに復帰している。このためフ
ィートノ(ツクさ71fc補正パルスHD’ aノイズ
ノくバスカント回路1を通過して出力端子OUTから出
力される。つまりタ1部出力信号すには、欠落したHD
パルスの代わりに補正)(バスHD’ カ9 iれ枳、
なおノイズパルスカント回路]は、補正パルス1(D′
通過直後から)くバスカントモー。
ドCになり、このパルスカントモードCは時間t1 継
続する1゜ ■ 第2図の期間■のようにl(D ): パルスの欠
落(HD out )が発生し、その直後に紐いてノイ
ズパルスNが発生した場合。この場合には、まずH,D
outが生じると上記■と同様にして補正パルスHD’
が発生し、これがタ1部出力信号すにS域れる。しかも
補正ノ々パルスHD’がノイズパルスカット回路1を通
過直後に、このノイズパルスカント回路1はパルスカッ
トモードcVct・る。よってHDout O)後に生
じたノイズパルスNはノイズパルスカット回路1で除去
される。結局、 I(、Dout VCわ′Cいてノイ
ズ/<パルスNが発生しても、タ1部出力信号すには補
正)くバスILD’の今が言1れるのである。そして。
このようにHDoutに軌いてノイズパルスNが発生と
いうノイズklVkL7て、)ID/(バスに・相当す
る補正パルスHD’のみ全出力できるということが本発
明の大きな長所である。このことを、第3図に示す例と
片部:することにより説明する。
第3図において、1はノイズパルスカット回路、2は補
正パルス発生回路であり、これらは第1図に示すものと
同様な機能を有している。
この例では補正パルス発生回路2の出力をノイズパルス
カット回路1にフィートノくツクすることなく、ノイズ
パルスカント回路1と補正)くパルス発生回路2とを単
純に接続し両回路の出力の論理和値をタ1部出力信号す
としている。し/CがってノイズパルスNまたはHr)
/: /l−スの欠落、’(HD out )が単独で
発生り、/ヒ場合にはかかるノ・fズを除去することが
できるが、HD outに続いて 。
ノイズパルスNが発生し2に場合にはノイズを除“去す
ることができない。この理由を第3図の例の動作を示す
第4図全参照して述べる。
第4図の期間I 、 II 、 Iにおける動作を分説
する。
■ 期間lの場合。ノイズパルスNよシ前に発生したH
Dパルスにょシノイズパルスカント回路1がパルスカッ
トモードCになるため。
ノイズパルスNは除去され外部出力信号すにノイズパル
スNが含まれることはない。
(D) 期間Hの場合、、HDouLより前のHDパル
スが発生してから時間t2経過したところで補正パルス
発生回路2から補正パルスHD’が出力され、この補正
パルスHD’が外部出力信号bK含まれる。この場合に
は補正パルスHD’がノイズパルスカット回路1にフィ
ードバックされないので、補正パルスHD’発生後モノ
イズパルスカント回路1はパルスパスモード〜 Pとなっておシ、このパルスパスモードPはHD ou
t後のHDパルスが通過するまで続く。
■ 期間lの場合。HDoutが生じると上記■と同様
にして補正パルスHD’が発生し、これが外部出力信号
すに合まれる。しかし補正/くパス)LD”tフィード
バックしていないためHD’発生後もパルスパスモード
Pが継続する。そしてこの継続しているパルスノ(スモ
ードP時にノイズパルスNが入力されるため、ノイズパ
ルスNはノイズパルスカット回路1を通過してIA外部
出力信号に倉まれてしまう。つまりノイズパルスNを除
去できないのである。
しかもかかる場合、第4図(b)からも明らかな如く、
このノイズパルスNの発生によってノ(パスカット回路
1はパルスカットモードCに変換され1次のIi Dパ
ルスに対しても出力が行なわれず、所定時間経過後でな
ければ出力が行なわれなくなってしまう。従って上記の
如き期間用の如きノイズが発生することによって正確な
パルスカウントが不可能となってしまう。
結局1本実施例は、第3図に示す例と比較してわかるよ
うに、HD”kフィートノ(ツクしてい−るため、 H
Doutに続いてノイズパルスNが発生しても、ノイズ
パルスN’に除去し且つHDOutに代わるfID’の
みケ出力することができる。もちろんHD outやノ
イズパルスNが単独で発生してもこれらノイズ會除くこ
とができることは言うまでもない。
〈実施例2〉 次に本発明に係る補償回路を単安定マルチバイブレータ
を用いて椹作した一実施例を第5図を基に説明する。同
図に示すように本実施例では、ノイズパルスカット回路
1tユ、単安定マルチバイブレータM M 1と、オア
ゲート3と、アンドゲート4とでMtt 1fflされ
ている。そして前記単安定マルチバイブレータfvI 
M 1は、’i’TL()ランジスタ・トランジスタ・
ロジックサーキット)で構成されたノンリトリガラブル
タイプであシ、ネガティブエツジでトリガされる。しか
も、トリガされて準安定状態が継続する準安定時間1゛
□は111よりもごくわずかだり小さくT1≦Hiとな
っており、準安定時間T□は夕1付りされたコンデンサ
C□及び抵抗R1により設定される。−・力補正パルス
発生回路2は、単安定マルチバイブレータMli2ど単
安定マルチバイブレータMM3とで構成されている。前
記単安定マルチパイプレークMM2iQ、TTLのリト
リガラブルクイブであり、ポジディプエツジでトリガさ
れ、その準安定時間T2はl I(よりと。
くわすかたけ太きくT2≧ 11−1となっている。
準安定時間T2FJ、夕1+JけられたコンデンサC2
及び抵抗R2によV設定される。また前記単安定マルチ
パイプレークMM3は、TTLのノンリドリカラブルタ
イプであり、ネガティブエツジでトリガされ、その準安
定時間T3 はl■Dパルスのパルス幅時間と等しくな
つ′Cいる。準安定時間T3は夕1+Jけされたコンデ
ンサC3及び抵抗R3によシ設定される。 ・ かかる本実施例の動作を ggs図及び動作説明図であ
る第6図を参照しつつ各動作態様に分けて説明する。
(1) いかなるノイズも発生していない場合。例えは
第6図の期間1の場合には、水平駆動パルス信号aのH
Dパルスがオアゲート3を通過し。
オア13号Cにパルスが発生する。このとき単安定マル
チバイブレータMMIは゛安定状態にあシ。
その出力信号dがハイレベルH(以下Hと略す)となっ
ているため、オア信号Cと出力信号dとのアンド出力で
あるタ1部出力信号すには正規のHDパル7、に対応し
たパルスHDが発生する。
オア信号Cのパルスが立ち下がると単安定マルチパイプ
レークMMIがトリガされ、jCの出力信号dがロウレ
ベルL(以下りと略す)になシ。
この状態は時間TI 継続する。時間T 1 k経過す
ると単安定マルチバイブレータMMIが安定状態に復帰
し、出力信号dがHになる。出力信号dがI(に戻った
ところで次のHDパルスが発生し、オア信号Cにパルス
が発生するため、タ1部出力信号すには正規の:f−I
 Dパルスに対応したパルスHDが発生する。かくてノ
イズが発生していない場合には、IA部出出力信号には
正規の■■Dパルスに対応したパルスHDがIH間隔で
発生する。なお単安定マルチパイプl/ −夕MM2は
、9′I部出力信号すのパルスにより次々とトリガされ
るため、その出力信号eはHになったままである。この
結果、単安定マルチバイブレータMM3の出力信号fは
Lのままで変化しない。
(2) ノイズパルスNが単独で発生した場合。例えば
第6図の期間Hの場合には、ノイズパルスNはオアゲー
ト3を通過し、オア信号CにはノイズパルスNに対応し
たパルスが発生する。しかしなから単安定マルチバイブ
レータMM 1 fi。
ノイズパルスNに先行するHDパルスニよりトリガされ
ておシ、その出力信号dはLとなっている。このためノ
イズパルスを含むオア信号CとLとなっている出力信号
dとがアンドゲート4で論理積演算され、この結果外部
出力信号すにはパルスが発生しない、、がくてノイズパ
ルスNが除去される。
(3)HDパルスの欠落HD o、□tが単独で発生し
た場合。例えば第6図の期間口の場合には、HDout
K先行するHDパルスが発生してから時間T2経過する
と、単安定マルチバイブレータMM2が安定状躬に復帰
し、その出力信号eがLになる。
そうすると単安定マルチバイブレータMM3がトリガさ
れ、その出力信号fにパルスI(D’が発生スる。この
パルスHD’はオアゲート3を通過するとともに、この
時点では出力信号daHになっているため、IA部出出
力信号には、出力信号fのパルスHD’に起因する補正
パルスHD’が発生する。かくてJiD outが発生
しても正規の)IDパルスに代わる補正パルスHD’が
発生する。なお補正パルスHD’が発生すると出力信号
eはHになり、補止パノビスHD’が立ち下がった時点
で出力例゛号=daLになる。
(4) ノイズパルスNの発生に続いてHDパルスの欠
落HDoutが発生した場合。例えば第6図の期間1v
の場合、ノイズパルスNが発生すると上記(2)と同様
にしてノイズパルスNが除去され。
更にHDoutが発生すると上記(3)と同様にして補
正パルスHD′が発生する。
(5)HDパルスの欠落HD outに続いてノイズ1
<ルスNが発生した場合。例えは第6図の期間Vの場合
には、 i4D outが発生すると上記(3)と同様
にして補正パルスHD′が発生する。そしてこの補正パ
ルスHD′の発生直後で扛、オア信号CがHからLにな
って単安定マルチバイブレータMlvilがトリガされ
、その出力信号dがり、になる。このためHDoutK
続くノイズパルスNは。
アンドゲート4で、Lとなっている出力1ゴ号dと論理
積演算されることによシ除去される。
(6) ノイズパルスNが連続して発生した場合。
例えば第す図の期間ν1の場合のように2つのノイズパ
ルスNが発生すると、ノイズパルスの発生のたびに上記
(2)の動作が行なわれノイズパルスNが除去される。
(7) HD パルスの欠落)IDoutが連続して発
生した場合。例えば第6図の期間■のように2回のRD
 outが発生した場合には、1回目のHD outで
は上記(3)と同様にして補正パルスHD’が発生する
。更に2回目のHDoutでは、1回目の1−IDou
tの際に発生したHD’から時間T2経過したところで
上記(3)と同様にして補正パルスI(D’が発生ずる
〈実施例3〉 不発r!I:Jに係る補償回路f、単安定マルチパイブ
レ〜りを用いて雫作I−た他の実施例?]l−第71を
基に説明する。同図に示すように本実施例では。
ノイズパルスカット回路1は、単安定マルチパイプレー
クMMi’と、ナントゲート5と、アンドゲート6とで
溝数されている。前記単安定マルチバイブレークMMI
’は、C−MOSで構成されたリトリガラブルタイグで
あり、ポジティブエツジでトリガされている1、しかも
トリガされて摩S一定状態がp続する準安定時間T1′
は15よりもz′くわず刀・だけ/トさくT1′≦I■
 となって」、す、粉安定時間T1′は乞伺け、された
コ/ブーンサCI’及び抵抗111′により設定される
。一方補正パルス発生回路2は、単安定マルチバイブレ
ークM M 2’と単安定マルチバイブレータ励13′
とで構成されている。前記単安定マルチバイブレークM
M2’は、C−MOSのリトリガラブルタイプであり、
ポジティブエツジでトリガされ。
その準安定時間T2’けIHよpこくわずがだけ太きく
T2′≧IHとなっている。準安定時間T2′は外付け
さ・れたコンデンサC2′及び抵抗R2′によジ設定さ
れる。また前記単安定マルチバイブレータMM3’は、
C−MOSのリトリガラプルタイプであり、ネガティブ
エツジでトリガされ。
その準安定時間Ta’はI−I Dパルスのパルス幅時
間と等しくなってbる1、準安定時間′r3′は力付け
されたコンデンサC3′及び抵抗R3’によυ設定され
る。)更に本実施例ではインバータ7が1賄えられる。
かかる本実施例の動作を第7図及び動作説明図である第
8図を参照しつつ各ム!j作シ12様に分けて説明する
(1)いかなるノイズも発生し2ていない場合。例えば
第8図の期間■の場合には、水平駆動パルス信号aのH
Dパルスがナンドケート5に入力すると、出力信号lが
Hとなっているため、ナンド信号りには負性パルスが発
生する。このナンド信号yの負性パルスがアンドゲート
6に入力すると出力信号kが11のため、アンド信号り
に負性パルスが発生する5、シたがってアンド信号hl
インバータ7で反転した外部出力信号すには正規のHD
パルスに対応したパルスHDが発生ずる。アンド信号り
の負性パルスが立ち上がると単安定マルチバイブレーク
l1111M1’がトリガされ、その出力信号iがLに
なシ、この状態は時間T、/継続する。時間T1′を経
過すると単安定マルチバイブレークMMI’が安定状態
に復帰し、出力信号iがHになる。出力信号iがHに戻
ったところで次のI(Dパルスが発生し、ナンド信号り
ならびにアンド信号りに負性パルスが発生するため、l
A部出出力信号には正規のHDパルスに対応したパルス
I4 Dが発生する。かくてノイズが発生していない場
合には、9部出力伯号すには正規のHDパルスに対応し
たパルスHDがIH間隔で発生する。なお単安定マルチ
バイブレータMM2’は、アンド信号りの負性パルスに
よ)次々とトリガされるため、その出力信号jはHにな
ったままである。この結果、単安定マルチバイブレータ
の出力信号にはHのままである。
(2) ノイズパルスNが単独で発生した場合。例えば
第8図の期間Hの場合では、ノイズパルスNが発生した
ときには、単安定マルチバイブレータMMI’はノイズ
パルスNに先行するHDパルスにより)リガされており
、その出力信号iはLとなっている。このためノイズパ
ルスNを含む水平駆動パルス信号aとLとなっている出
力信号iとがナントゲート5でナンド論理演算され、こ
の結果ナンド信号1にはパルスが発生しない5.シたが
ってアンド信号りひいては外部出力信号すにはノイズパ
ルスに起因するパルスが発生することはない。かくてノ
イズパルスNが除去される。
(3)HDパルスの欠落HD outが単独で発生した
場合。例えは第8図の期間■の場合には、HDoutK
先行するHDパルスが発生してから時間T2′経過する
と、単安定マルチバイブレータMM2’が安定状態に復
帰し、その出力’a@jがLになる。そうすると単安定
マルチバイブレータk1M3/がトリガされ、その出力
信号kにパルス)ID’が発生する。このパルス)(D
’はアンドゲート6に入力されるとともに、この時点で
(グツーンド信号1がflになっているため、信号りひ
いては外部出力信号b−には、出力信号にのパルスHD
’に起因する補正パル7、 HD’が発生する。かくて
Il’1Doutが発生しても正規のHDパルスに代わ
る補正パルス1(D′が発生する。なお補正パルスHD
’が発生すると出力信号jは11になシ、補正パルスH
D’が立ち下がった時点で出力信号iはLになる。
(4) ノイズパルスNの発生に続いてHDパルスの欠
% HDoutが発生した場合。例えは第8図の期間■
の場合、ノイズパルスNが発生すると上記(2)と同様
にしてノイズパルスNが除去され。
更にHDoutが発生すると上記(3)と同様にして補
正パルス11D′が発生する。
(5) HDパルスの欠%11D outに続いてノイ
ズパルスNが発生した場合。例えば第8図の期間Vの場
合には、 HDoutが発生すると上記(3)と同様に
して補正パルスHD′が発生する。そしてこの補正パル
スI−LD’の発生直後では、アンド信号りがLから■
]に々つて単安定マルチパイプレークMMil’がトリ
ガされ、その出力信号iがLになる。このためH,Do
ut K続くノイズパルスN―:。
アンドゲート6で、Lとなっている出力信号iとナンド
論理演算されることによシ除去される。
(6) ノイズパルスNが連紋して発生した場合。
例えば第8図の期間Vlの場合のように2つのノイズパ
ルスNが発生すると、ノイズパルスの発生のたびに上記
(2)の動作が行なわれノイズパルスNが除去される。
(7) HDパルスの欠落H,Doutが連続して発生
した場合。例えば第8図の期間■のように2回のHDo
utが発生した場合には、1回目のHD outでは上
記(3)と同様にして補正パルスHD’が発生する。更
に2回目のHDoutでは、1回目のHDoutの際に
発生したHD’から時間T2経過したところで上記(3
)と同様にして補正パルスHD’が発生する。
〈実施例4〉 本発明に係る補償回路をカウンタを用いて堅作した実施
例を第9図を基に説明する。同図に示すように本実施例
では、ノイズノくルスカント回路1は、カウンタ10と
、ゲート回路11と。
79717071回路12と、オアゲート13と、イン
バータ14と、アンドゲート15とで構成されている。
また°補正ノ(ルス発生回路2は。
カウンタ]0とゲート回路11とで横取されている1、
つまりカウニ7夕10とゲート回路11は。
ノイズパルスカット回路1及び補正パルス発生回路2に
共用されてい今のである。前記カウンタlOは、クロッ
ク信号Pを受けそのノ(ルス数をカウントするとともに
、そのリセット端子Hにパルスが入力されるとリセット
される。また前記ゲート回路11は、カラ/り10の出
力を受ケており、カウンタ10が第1の設定カウント数
までカウントすると出力端子P1 から正のパルスを出
力し、カウンタ10が第1の設定カウント数よりも大き
な第2の設定カウント数までカウントすると出力端子P
2 から正のパルスを出力する。この場合には、カウン
ト零から第1の設定カウント数廿でカウントする時間T
1〃はIHよりもわずかに短く、また、カウント零から
第2の設定カウント数までカウントする時間T2’はI
Hよりもわずかに長くなるように。
第1及び第2の設定カウント数を設定している。
かかる本実施例の動作を第9図及び動作説明図である第
10図を参照しつつ各動作態様に分けて説明する。
(1) いかなるノイズも発生していない場合。例えに
第10図の期間1の場合には、水平駆動ノくルス信号a
 (D HL)パルスがオアゲート13を通過し、オア
信号0にパルスが発生する。このとき79217071
回路12は安定状態にあり。
その出力信号mがHとなっているため、オア信号0と出
力信号mとのアンド出力である列部出力信号bKFX、
正規の■■Dパルスに対応したパルスHDが発生する。
オア信号Oのパルスが立ち下がるとクリップフロップ回
路12がトリガされ、その出力信号mがLになる。また
列部出力信号すのパルスHDによりカウンタ1oはリセ
ットされる。カウンタ10がカウント零からカウントを
開始し時間T1〃かかって第1の設定カウント数までカ
ウントすると、ゲート回路11の出力端子P1 からパ
ルスを出力する。″)ま9出力信号lに正のパルスが発
生し、これが7リツプフロツグ回路12のリセット端子
Rに入力するのである。このためフリツプフロツプ回路
12が安定状態になり、出力信号mがHになる。
出力信号mがHに戻ったところで次のHDパルスが発生
し、オア信号0にパルスが発生するため、IA部出出力
信号には正規のHDパルスに対応したパルス)l Dが
発生する。かくてノイズが発生していない場合には、I
A部出力信号bKは正規のHDパルスに対応したパルス
HDdflH間隔で発生する。なおこの場合には、カウ
ンタ10のリセット端子Rに、列部出力信号すのパルス
HDがIH間隔で入力するため、カウンタ10が第2の
カウント設定値までカウントアツプすることはない。こ
の結果、ゲート回路11の出力端子P2 からパルスが
出力されることはなく、出力信号nはLのまま変化しな
い。
(2) ノイズパルスNが単独で発生した場合。例えば
第10図の期間Bの場合に汀、ノイズパルスNはオアゲ
ート13−・を通過し、オア信号0にはノイズパルスN
に対応したパルスが発生ずる。
しかしながらクリップフロップ回路12は、ノイズパル
スNに先行するI(Dパルスによシトリガされてお9.
その出力信号n1はLとなっている。このためノイズパ
ルスを含むオア信号0とLとなっている出力信号mとが
アントゲ−)15で論理積演算され、この結果タ1部出
力信号すにはパルスが発生しない。かくてノイズパルス
Nが除去される。
+3) HD パルスの欠落)ID outが単独で発
生した場合。例えば第10図の期間層の場合には。
HDoutに先行するHDパルスが発生してから時間T
I’経過すると出力端子P1 からパルスが出力すると
ともに1時間T2’経過すると出力端子P2 からパル
スHD’が出力される。そうすると。
出力端子P1 からのパルスによりフリップフロッグ回
路12がリセットされその出力信号n1flHKなる。
また出力信号nのパルスHD’がオアゲート13を通過
し、オア信号0にもパルス)ID’が発生する。よって
Hとなった出力信号mとパルスHD/ t 倉むオア信
号0がアンドゲート15で論理積演算され、夕)部用力
信号すには補正パルスHD’が會まれる。かくて)il
)outが発生しても正規のHDパルスに代わる補正パ
ルス)ID’が外部出力信号すに発生する。なお補正パ
ルス韻′の発生によpカウンタ1otriリセットされ
るとともに、HD’の立ち下がりによりクリップフロッ
プ回路12がトリガされその出力信号mがLになる。
(4) HDパルスの欠落HD outに続いてノイズ
パルスNが発生した場合。例えば第10図の期間1vの
場合には、 HDoutが発生すると上記(3)と同様
にし7て補正パルスH1)′が発生する。そし−にの補
正パルスHD’の発生直後では、オア信号0がHからL
になってクリップフロップ回路12がトリガさ、れ、そ
の出力信号mがLになる。このためHD out K 
Vf、<ノイズパルスN虹、アンドゲート15で、Lと
なっている出力信号mと論理積演算されることによシ除
去避れる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すブロック図、第2
図位そのβb作説明図、第3図はノイズパルスカット回
路と一補正パルス発生回路とをフィードバックをかける
ことなく単純に倭赫礪接続した例を示すブロック図、第
4図はその動作説明図、第5図は本発明の第2の実施例
を示す構成図、第6図はその動作説明図、第7図1tよ
不発明の第3の実施例2示す構成図、第8図はその動作
説明図、第′9図は本発明の第4の実施例を示す構成図
、第10図はその動作説明図である。 図面中。 】はノイズパルスカント回路。 2は補正パルス発生回路。 aは水平駆動パルス信号。 bは列部出力信号。 H,Dは水平駆動パルス。 HD’は補正パルス。 HDoutはパルス欠落。 Nはノイズパルスである。 特許出願人 富士写Xフィルム株式会社 代理人 弁理士 yt= 石 士 部(他1名)第1図 す 第3図

Claims (1)

  1. 【特許請求の範囲】 一定の基準期間ごとに1つの基準パルスを発生するパル
    ス信号が入力されており、1つのパルスを通過させた直
    後からパルスの通過を遮断するパルスカットモードにな
    るとともに、パルスカットモードになってから前記基準
    期間よりもわずかに短い時間経過するとノ(ルスの通過
    を許容スるパルスパスモードに伎帰するノイズノくルス
    カント回路と。 前記ノイズパルスカント回路の出力信号が入力されてお
    り、前記基準期間よりもわずかに長い時間以上継Mして
    パルスが入力されないと補正パルスを発生してこの補正
    パルスを前記ノイズパルスカット回路に入力する補正パ
    ルス発生回路とをMし。 前記ノイズパルスカット回路の出力をタ1部出力信号と
    することを%徴とするパルス信号の補償回路。
JP59019886A 1984-02-08 1984-02-08 パルス信号の補償回路 Pending JPS60165115A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59019886A JPS60165115A (ja) 1984-02-08 1984-02-08 パルス信号の補償回路
US06/699,176 US4694256A (en) 1984-02-08 1985-02-07 Compensation circuit for pulse signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59019886A JPS60165115A (ja) 1984-02-08 1984-02-08 パルス信号の補償回路

Publications (1)

Publication Number Publication Date
JPS60165115A true JPS60165115A (ja) 1985-08-28

Family

ID=12011679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59019886A Pending JPS60165115A (ja) 1984-02-08 1984-02-08 パルス信号の補償回路

Country Status (2)

Country Link
US (1) US4694256A (ja)
JP (1) JPS60165115A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831286A (en) * 1987-09-29 1989-05-16 Texas Instruments Incorporated Enabled clock circuit
US5001564A (en) * 1989-08-18 1991-03-19 Burle Technologies, Inc. Vertical phase adjust circuit
JPH03140872A (ja) * 1989-10-27 1991-06-14 Stanley Electric Co Ltd 測定装置の誤動作防止回路
KR930006424B1 (ko) * 1990-10-27 1993-07-14 삼성전자 주식회사 재편성원격제어송신기의 펄스잡음검출 및 정정방법
JP2800149B2 (ja) * 1990-11-14 1998-09-21 追浜工業株式会社 デイーゼルエンジンの回転計
CA2109251A1 (en) * 1993-10-26 1995-04-27 Bryan Bruins Self-adjusting window circuit with timing control
US5514981A (en) * 1994-07-12 1996-05-07 International Rectifier Corporation Reset dominant level-shift circuit for noise immunity

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984789A (en) * 1958-08-13 1961-05-16 Bell Telephone Labor Inc Pulse monitoring circuit
US3171041A (en) * 1961-07-20 1965-02-23 Charles W Haase Single input gate controlling circuit
US3383605A (en) * 1964-11-04 1968-05-14 Navy Usa Pulse repetition frequency filter with continuously variable upper and lower limits
JPS5133711B1 (ja) * 1971-05-24 1976-09-21
US3735271A (en) * 1971-10-22 1973-05-22 Us Navy Pulse width coded signal detector
DE2410957C2 (de) * 1974-03-07 1982-10-21 Nixdorf Computer Ag, 4790 Paderborn Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge
US4142159A (en) * 1977-11-07 1979-02-27 The United States Of America As Represented By The United States Department Of Energy Missing pulse detector for a variable frequency source
US4374361A (en) * 1980-12-29 1983-02-15 Gte Automatic Electric Labs Inc. Clock failure monitor circuit employing counter pair to indicate clock failure within two pulses
US4427948A (en) * 1981-12-21 1984-01-24 Gte Automatic Electric Labs Inc. Pulse toggle monitor circuit

Also Published As

Publication number Publication date
US4694256A (en) 1987-09-15

Similar Documents

Publication Publication Date Title
JP3252228B2 (ja) フィールド形式表示信号発生装置
JPS60165115A (ja) パルス信号の補償回路
DE69121322T2 (de) Schaltung zur Trennung eines horizontalen Synchronisierungssignals für ein Anzeigegerät
EP0673121B1 (en) Phase lock detector
JPH05130568A (ja) ビデオ信号処理装置
JP2674160B2 (ja) ボーダ発生器
JPH04246638A (ja) カメラの磁気再生装置
KR900008223Y1 (ko) 정지 화면시 노이즈바 제거회로
JP2685643B2 (ja) 同期信号選択回路
JP3026502B2 (ja) パルス発生回路
JPS5975780A (ja) ビデオ信号を禁止するためビデオ信号を修正する方法および装置
JPH0146929B2 (ja)
JPH06141236A (ja) クロスフェーダ
JPH0456377B2 (ja)
JPH04117669A (ja) ドロップアウト補償装置
JPH05284465A (ja) ドロップアウト補償回路
KR870000314B1 (ko) 복제 방지용 vtr
JPS62190972A (ja) フレ−ム同期信号検出回路
KR960000831Y1 (ko) 온 스크린 디스플레이 장치의 문자떨림 방지회로
JPH069386B2 (ja) コピ−防止機能付き記録テ−プ製作装置
JPH0221811Y2 (ja)
JPS60127886A (ja) 表示画像つきビデオ再生装置
DE2948785A1 (de) Vertikalsynchronsignal-detektorschaltung
JPH01316073A (ja) フィールド検出回路およびフレーム検出回路
JPH026270B2 (ja)