[go: up one dir, main page]

JPS6015988B2 - プログラム付電子式卓上計算機 - Google Patents

プログラム付電子式卓上計算機

Info

Publication number
JPS6015988B2
JPS6015988B2 JP52092410A JP9241077A JPS6015988B2 JP S6015988 B2 JPS6015988 B2 JP S6015988B2 JP 52092410 A JP52092410 A JP 52092410A JP 9241077 A JP9241077 A JP 9241077A JP S6015988 B2 JPS6015988 B2 JP S6015988B2
Authority
JP
Japan
Prior art keywords
program
pause
command
gate
skip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52092410A
Other languages
English (en)
Other versions
JPS5426633A (en
Inventor
益章 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP52092410A priority Critical patent/JPS6015988B2/ja
Publication of JPS5426633A publication Critical patent/JPS5426633A/ja
Publication of JPS6015988B2 publication Critical patent/JPS6015988B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明はプログラム付電子式卓上計算機(以下「プログ
ラム付電卓」という)に関するものであり、特にはプロ
グラム記憶手段に記憶される同一コード化信号に基き実
行される演算処理を、外部操作可能なスイッチング手段
の操作によって切り換え制御できるようにしたプログラ
ム付電卓を提供するものである。
従来のプログラム付電卓に於ては、プログラム記憶手段
に記憶された命令(コード化信号)に基き実行される演
算処理は、該命令に1対1に対応して設定されているも
のであった。
即ち、プログラム記憶手段に記憶される命令(コード化
信号)と、該命令に基いて実行される演算処理とは1対
1の対応関係にあり、ある特定の命令がプログラム記憶
手段より導出された時には、該命令に1対1に対応した
特定の演算処理が実行されるものであった。従って、プ
ログラム記憶手段に記憶されたプログラムに基き実行さ
れる演算処理を変更したい場合には、その都度該変更に
合わせてプログラムを書き直さねばならないという欠点
があった。例えば、プログラム付電卓に於て使用される
命令に休止命令がある。
休止命令とは、プログラムに基〈演算処理を所定時間停
止させる命令であり、該休止命令がプログラム記憶手段
より読み出された時は、所定時間プログラムに基〈演算
処理が停止され、誘拐所定時間経過後、プ。グラムの次
ステップの実行に進んでいく。この休止命令は、一般に
プログラム実行中の途中経過を表示させるのに使用され
るが、プログラム記憶手段に書き込んだプログラムをデ
バッグする時にも有用である。
即ち、従来のプログラムのデバッグは、プログラムを1
ステップずつ実行させながらプログラムが正しく組込ま
れているかどうかをチェックしていたわけであるが、上
記の休止命令を使ってプログラム中の何個所かに、この
休止命令を組込んでおく。全ステップに於ける演算処理
結果をチェックしなくとも所定ステップに於ける演算処
理結果だけを見ることによってプログラムのデバッグが
可能な場合には、このような方法でもプログラムのデバ
ッグが可能である。この方法によれば、休止命令が読み
出されるまでは、プログラムを遠く実行させることがで
きるのでデバッグ時間の短縮化が可能となる。しかし、
このようにデバッグ時間の短縮という目的で使用された
休止命令は、プログラムが完成してしまうと不必要なも
のとなり、逆にプログラム実行時間を長くする原因とな
ってしまう。
従来のプログラム付電卓に於いては、このような場合、
プログラム実行時間が長いものとなることは敢えて甘受
するか、さもなくば上記の休止命令を1つずつ削除する
(即ちプログラムを萱き直す)という非常に面倒な操作
を行う必要があった。本発明は、このような従来のプロ
グラム付電卓に於ける問題点を解決しようとしてなされ
たものであって、その基本的な技術思v想は以下のとお
りである。
即ち、本発明のプログラム付電卓は、外部操作可能なス
イッチング手段と、該スイッチング手段の切換え操作に
応じて、プログラム記憶手段より読み出された命令(コ
ード化信号)に基き実行される演算処理を切換え制御す
る回路とを設け、上記スイッチング手段の操作に応じて
、プログラム記憶手段より読み出される命令に基き実行
される演算処理を切換え制御できるように構成したこと
を特徴とするものである。
更に詳細に述べるならば、本発明のプログラム付電卓は
、休止命令入力キーを有するものに於て第1休止命令入
力キー及び第2休止命令入力キーと、外部操作可能なス
イッチング手段と、プログラム記憶手段より読み出され
た上記第1休止命令に基づき常に休止処理を実行する手
段と、上記スイッチング手段の操作に基づき、上記プロ
グラム記憶手段より読み出された上記第休止命令に基づ
き実行される演算処理を、上記休止処理とスキップ処理
とに切り換え制御する手段とを設けたことを特徴とする
ものである。
以下、実施例に基いて本発明を詳細に説明明す‐るが、
その前に、本発明の基礎となるプログラム付電卓の構成
について説明する。
同プログラム付電卓は、外部操作可能なスィッ升こよっ
て、プログラム記憶手段より読み出された休止命令に基
き実行される演算処理を、本来の休止処理とスキップ処
理とに切換え制御できるようにしたことを待機とするも
のである。
ここで、スキップ処理とは、何らの演算処理も実行しな
いで、即プログラムの次ステップの実行に進ませる処理
をいう。このような構成とすることにより、スイッチの
切換えによって、プログラムに組込まれた休止命令を、
デバッグ時には休止命令として、プログラム自動実行時
にはスキップ命令として作用させることができるので、
上記従来技術の説明の項で述べたような問題点を解決で
きることがわかる。
第1図は同プログラム付電卓に於ける内部回路の概略構
成を示すブロック図である。図に於て、KBは、数値キ
ー、ファンクションキー等のキーを含むキーボード、E
Cは、電子卓上計算機広Bのキーが操作されると操作キ
ーに対応するコード化信号を出力するヱンコーダ回路、
PRMは上記ェンコーダ回路の出力信号が順次記憶され
るプログラムメモリ、WCはプログラムメモリPRMの
書き込み制御回路、ACはPRMのアドレスレジスタ、
ADCはアドレスデコーダ、ADは「1一如算器、CL
Cは、プログラムクリアキーPCLの操作に基いて、A
Cの内容を初期状態(PRMの第1ステップ指定内容)
に設定する回−略、■はプログラム進行信号NEによっ
てオンとなるゲート回路であり、該ゲート回路◎がオン
すると、加算器ADによってアドレスレジスタACの内
容は「1」カウントアップする。
即ち、プログラムの実行が次ステップに進む。ODはプ
ログラムコード解読器、CUは中央制御回路、DLは遅
延回路であり、入力信号が供給されると所定時間経過後
に出力信号を出力する。プログラムメモリPRMには所
望のプログラムが記憶されているものとする。
つまり、一般制御命令(例えば演算命令)OPS、休止
命令PAUSE、飛越し命令SKIP、終了命令END
等が入つている。
プログラムをチェックしたり、デバッグしたり、自動実
行したりする前に、まず、プ。
グラムクリアキーPCLでアドレスレジスタACの内容
を第1ステップ指定内容に設定し、プログラム命令をR
Oとして出力する。そしてこれをプログラムコード解読
器ODで解読し、一般制御命令0凶であれば、中央制御
回路CUで所定の制御を実行させて、その終了時にプロ
グラム進行信号NEを発生させる。NEが発生するとゲ
ート回路■がオンして、加算器ADの出力をアドレスレ
ジスタACに帰還する。この時ADの2つの入力には、
ACの内容と「1」とが与えられているのでAC十1→
AC、即ちACを「1」カウントアップさせる。それに
よってプログラムメモリの第2ステップが選択されるの
で、第2ステップの内容がプログラムコード解読器OD
に入力され、ODより所定の制御信号が出、中央制御回
路CUで実行される。このようにプログラム処理をして
いる過程で、休止命令をプログラムコード解読器PDで
解読した時、もしデバッグキースイツチOKがオンされ
ていると、アンドゲートG,がオンになり、遅延回路D
Lに入力信号が与えうれ、休止時間経過後DLの出力が
出る。このDLの出力信号にて、前述のゲート回路◎を
オンして、プログラムを進める。即ち、休止命令本釆の
動作が実行される。もし、デバツクキースイツチDKが
オフとなっているならば、アンドゲートG2がオンする
ので、一般の飛越し命令SKIPが解読された時と同様
に、アンドゲートG3の出力がすぐに出、これによって
ゲート回路◎をオンして、プログラムの次ステップに進
ませる。以上のようにデバッグキースィッチDKの切換
え操作によって、休止命令PAUSEに塞き実行される
演算処理を、本来の休止処理とスキップ処理とに切換え
制御できるので、デバッグ時には上記デバッグキースイ
ツチDKをオンとしておくことにより、休止命令を利用
したプログラムデバッグができるとともに、プログラム
自動実行時には、DKをオフとしておくことにより、休
止命令が読み出されてもスキップ動作が行われるだけで
あるので、プログラム実行時間が長くなることもない。
しかし、このプログラム付電卓のように、すべての休止
命令が、スイッチDKの切換えによってスキップ命令と
同等のものとなる構成では、休止命令の本釆の機能が損
われるおそれがある。
本発明のプログラム付電卓は、さらに、この問題点をも
解決したものである。すなわち、上記問題を解決する手
段として、休止命令としてPAUSEI命令とPAUS
ED命令の2種を設け、PAUSEI命令は本釆の休止
命令、PAUSEO命令はスイッチの切換えにより、休
止命令と飛越し命令とに切換え制御できる命令としたも
のである。
以下、本発明の実施例を説明する。第2図は本発明の実
施例の構成を示すブロック図である。
第1図の構成に対応する部分には同一の符号を符してそ
の説明は省略する。
プログラムコード解読器ODで飛越し命令SKmが解読
された時は、オアゲートQに信号が与えられ、オアゲー
トG3の出力信号によってゲート回路◎がオンとなるの
でスキップ処理が実行される。
また休止命令PAUSE1が解読された時はオアゲート
G4を介して遅延回路DLに入力信号が与えられ、所定
時間後にDLの出力信号が出、該信号によってゲート回
路◎がオンされるので休止処理が実行される。次に休止
命令PAUSEDが解読された時について説明する。
この時スイッチDKがオンとなっていればアンドゲート
G,がオンとなっており、アンドゲートG,の出力信号
がオアゲートG4を介して遅延回路DLに与えられるの
で、休止処理が実行される。一方スイッチDKがオフで
あれば、アンドゲートG2がオンとなり、アンドゲート
G2が出力信号を出力し、この信号がオアゲートG3に
与えられるのでスキップ処理が実行される。プログラム
のデバッグ時にのみ休止が必要なステップには休止命令
PAUSEOを、プログラム自動実行時にも休止が必要
なステップには休止命令PAUSEIを入れておけばよ
い。以上詳細に説明したように、本発明のプログラム付
電卓は、休止命令入力キーを有するものに於て、第1休
止命令入力キー及び第2休止命令入力キーと、外部操作
可能なスイッチング手段と、プログラム記憶手段より読
み出された上記第1休止命令に基づき常に休止処理を実
行する手段と、上記スイッチング手段の操作に基づき、
上記プログラム記憶手段より読み出された上記第2休止
命令に基づき実行される演算処理を、上記休止処理とス
キップ処理とに切換え制御する手段とを設けたことを特
徴とするものであり、本発明によれば、休止命令の本来
の機能を全く損うことないこ、デバッグ時間の短縮化を
はかることができる、きわめて有用なプログラム付電卓
を得ることができるものである。
【図面の簡単な説明】
第1図は本発明の基礎となるプログラム付電卓の構成を
示すブロック図、第2図は本発明の実施例を示すブロッ
ク図である。 符号、KB:キーボード、EC:ヱンコーダ回路、PR
M:プログラムメモリ、WC:プログラムメモリPRM
の書き込み制御回路、AC:アドレスレジスタ、AD:
加算器、ADC:アドレスデコーダ、◎ゲート回路、O
C:プログラムコード解読器、CU:中央制御回路、D
K:デバッグキースィツチ、G,,G2:アンドゲート
、G3,G4:オアゲート、DL:遅延回路、NE:プ
ログラム進行信号。 ケ/歯 ケ2野

Claims (1)

    【特許請求の範囲】
  1. 1 休止命令入力キーを有するプログラム付電子式卓上
    計算機に於て、 第1休止命令入力キー及び第2休止命
    令入力キーと、 外部操作可能なスイツチング手段と、
    プログラム記憶手段より読み出された上記第1休止命
    令に基づき常に休止処理を実行する手段と、 上記スイ
    ツチング手段の操作に基づき、上記プログラム記憶手段
    より読み出された上記第2休止命令に基づき実行される
    演算処理を、上記休止処理とスキツプ処理とに切り換え
    制御する手段とを設けたことを特徴とするプログラム付
    電子式卓上計算機。
JP52092410A 1977-07-29 1977-07-29 プログラム付電子式卓上計算機 Expired JPS6015988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52092410A JPS6015988B2 (ja) 1977-07-29 1977-07-29 プログラム付電子式卓上計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52092410A JPS6015988B2 (ja) 1977-07-29 1977-07-29 プログラム付電子式卓上計算機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP20086382A Division JPS6017143B2 (ja) 1982-11-15 1982-11-15 プログラム付電子式卓上計算機

Publications (2)

Publication Number Publication Date
JPS5426633A JPS5426633A (en) 1979-02-28
JPS6015988B2 true JPS6015988B2 (ja) 1985-04-23

Family

ID=14053635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52092410A Expired JPS6015988B2 (ja) 1977-07-29 1977-07-29 プログラム付電子式卓上計算機

Country Status (1)

Country Link
JP (1) JPS6015988B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1126406A (en) * 1980-03-31 1982-06-22 Northern Telecom Limited Sequence control circuit for a computer

Also Published As

Publication number Publication date
JPS5426633A (en) 1979-02-28

Similar Documents

Publication Publication Date Title
JPS5849881B2 (ja) デ−タシヨリソウチ
JPH02156334A (ja) 情報処理装置
JPS6015988B2 (ja) プログラム付電子式卓上計算機
JPS6019028B2 (ja) 情報処理装置
JPS58149554A (ja) プログラム付電子式卓上計算機
JPS5946002B2 (ja) シ−ケンス制御装置における停電時および復電時の処理方式
JPS6236563B2 (ja)
JPS5846448A (ja) 割り込み制御回路
JPH0212436A (ja) 半導体装置
JPS60124746A (ja) デ−タ処理装置
JPH02250122A (ja) Cpuシミュレータ
KR920005092Y1 (ko) 프로그래머블 콘트롤러의 카운터 명령 처리 장치
JP2811983B2 (ja) プログラマブル・コントローラ
JPS62221729A (ja) マイクロプログラム制御方式
KR100218696B1 (ko) 프로그램 수행경로 역추적 기능을 가지는 프로그램가능 논리제어기
JPS62196737A (ja) マイクロプログラム制御装置
JPS6010642B2 (ja) シ−ケンス制御装置
JPS61241843A (ja) 情報処理装置
JPS58211213A (ja) シ−ケンサ
JPH07306798A (ja) マイクロコンピュータ装置
JPH0362738A (ja) 演算装置
JPH07271630A (ja) マイクロプロセッサのレジスタ/メモリ切換制御装置
JPS59103158A (ja) デイジタル信号処理プログラムデバツグ方式
JPS58225403A (ja) プログラマブル・コントロ−ラ
JPH06230958A (ja) プロセッサ