[go: up one dir, main page]

JPS60154782A - Device for preparing insertion picture signal - Google Patents

Device for preparing insertion picture signal

Info

Publication number
JPS60154782A
JPS60154782A JP59012301A JP1230184A JPS60154782A JP S60154782 A JPS60154782 A JP S60154782A JP 59012301 A JP59012301 A JP 59012301A JP 1230184 A JP1230184 A JP 1230184A JP S60154782 A JPS60154782 A JP S60154782A
Authority
JP
Japan
Prior art keywords
memory
screen
reduced
field memory
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59012301A
Other languages
Japanese (ja)
Inventor
Katsumi Morita
克己 森田
Masanori Hamada
浜田 雅則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59012301A priority Critical patent/JPS60154782A/en
Publication of JPS60154782A publication Critical patent/JPS60154782A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To realize a function which inserts a reduced screen on an ordinary screen by using one frame memory composed of a sequential access memory. CONSTITUTION:An image signal reaching an input terminal 10 is converted into a digital image signal by an AD converter 11, reduced and written by one field memory 12. Since one field memories 12 and 13 are composed of a sequential access memory, said memories are transferred to an output terminal by a clock from a control circuit 14 and then read out. One field memories 12 and 13 are connected by a control signal from a control circuit 15 by a switch circuit 16 and a clock is written in the prescribed position of the one field memory 13. A switch circuit 17 displays ordinary picture signals during a period except the time of displaying a reduced picture signal on the screen.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、シーケンシャルアクセスメモリを用いて、テ
レビ画面の任意の位置へあらかじめ指定された大きさに
縮少された画面を挿入するだめの挿入画像信号作成装置
に関するものである・従来例の構成とその問題点 従来、通常のテレビ画面の中に、縮少された画面を表示
する機能を有するテレビ受像機は、第1図に示すように
、縮少される画面の大きさに対応する容量を有するメモ
リを備えた縮少画面形成回路1に、縮少画面を記憶し、
切換回路2で、通常画面と、縮少画面とを、切換えて、
通常画面に縮少画面を挿入していた。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides an insertion image signal for inserting a screen reduced to a predetermined size at an arbitrary position on a television screen using a sequential access memory. Concerning the creation device - Structure of conventional example and its problems Traditionally, television receivers that have the function of displaying a reduced screen on a normal TV screen have a reduced screen as shown in Figure 1. The reduced screen is stored in a reduced screen forming circuit 1 equipped with a memory having a capacity corresponding to the size of the screen to be reduced,
The switching circuit 2 switches between the normal screen and the reduced screen,
A reduced screen was inserted into the normal screen.

しかしながら、近年の半導体技術の発達により大容量の
メモリが、手軽に使用出来るようになり、1フレームメ
モリを備えて、ノイズリデュース機能や、フレームくし
形フィルタ機能を持たせ画質向上をはかったテレビ受像
機が考えられている。
However, with the recent development of semiconductor technology, large-capacity memories have become easily available, and TV reception is now equipped with one-frame memory, noise reduction function, and frame comb filter function to improve image quality. A machine is being considered.

さらに、1フレームメモリとしてメモリの構成を簡単に
するために、ランダムアクセスメモリではなく、シーケ
ンシャルアクセスメモリで構成された1フレームメモリ
が考えられている。
Furthermore, in order to simplify the memory configuration as a one-frame memory, a one-frame memory configured with a sequential access memory instead of a random access memory is being considered.

発明の目的 そこで本発明は、シーケンシャルアクセスメモリで構成
された1フレームメモリを用いて通常画面に縮少画面を
挿入する機能を有する挿入画像信号作成装置を提供する
ことを目的とする。
OBJECTS OF THE INVENTION Accordingly, an object of the present invention is to provide an insertion image signal generation device having a function of inserting a reduced screen into a normal screen using a one-frame memory configured with a sequential access memory.

発明の構成 本発明は、縮少された映像信号を記憶するシーケンシャ
ルアクセスメモリで構成された第1の1フイールドメモ
リと、前記第1の1フィールドメモリに記憶された縮少
映像信号を前記第1の1フイールドメモリ内の所定の位
置せで移動させるための制御を行う第1の制御回路と、
ンーケン/ヤルアクセスメモリで構成され前記第1の1
フイールドメモリに記憶された映像信号を記憶する第2
の1フイールドメモリと、前記第1の1フイールドメモ
リの内容を前記第2の1フイールドメモリの所定の位置
へ書き込むための制御を行う第2の制御回路を備えた挿
入画像信号作成装置である。
Structure of the Invention The present invention provides a first 1-field memory configured with a sequential access memory that stores a reduced video signal, and a reduced video signal stored in the first 1-field memory. a first control circuit for controlling movement at a predetermined position in one field memory;
The first
a second memory for storing the video signal stored in the field memory;
1-field memory; and a second control circuit that performs control to write the contents of the first 1-field memory to a predetermined position of the second 1-field memory.

実施例の説明 第2図は本発明の一実施例における挿入画像信号作成装
置のブD ツク図である。第2図において、11はA/
D変換器、12.13はシーケンシャルアクセスメモリ
で構成された1フイールドメモリ、14.15は制御回
路、16.17は切換回路、18はD/A変換器である
DESCRIPTION OF THE EMBODIMENTS FIG. 2 is a block diagram of an insertion image signal generating apparatus according to an embodiment of the present invention. In Figure 2, 11 is A/
A D converter, 12.13 is a one-field memory constituted by a sequential access memory, 14.15 is a control circuit, 16.17 is a switching circuit, and 18 is a D/A converter.

以上のように構成された本実施例の挿入画像信号作成装
置について以下に動作を説明する。
The operation of the insertion image signal generating device of this embodiment configured as described above will be described below.

入力端1oに到来した映像信号は、A/D変換器11て
ディジタル映像信号に変換される。この時のサンプリン
グ周波数をfs と1゛る。このディジタル映像信号は
、1ツイールトメモリ12に縮少されて書き込丑れる。
The video signal arriving at the input end 1o is converted into a digital video signal by an A/D converter 11. Let the sampling frequency at this time be fs. This digital video signal is reduced and written into the one twist memory 12.

1フイールドメモリ12への書き込み、読み出し動作を
説明する。金板りに第3図aに示すように、縮少画面の
大きさを、通常画面のHに縮少するとする。即ち水平、
垂直方向とも%に間引くこととする。
Writing and reading operations to and from the 1-field memory 12 will be explained. As shown in FIG. 3a, the size of the reduced screen is assumed to be reduced to H of the normal screen. i.e. horizontally,
% in both the vertical direction.

第4図に示すように二重丸印を含む丸印が、サンプリン
グ周波数fs でサンプリングさえまたサンプリング点
とすると、ザンブリング周期を2倍にすると二重丸印が
サンプリング点となり、水平方向に%に間引かれる。垂
直方向は1水平走査線おきにサンプリングされ、%に間
引かれる。すなわち、制御回路14より第6図に示すよ
うな1水平走査期間ごとに、くり返し周波数がfs/2
の書き込みクロック信号が、1フイールドメモリ12に
供給される。1フイールドメモリ12への書き込み方で
あるが、間引かれた信号を1フイールドメモリ内で、縮
少画像に対応したように書き込むために、間引かれた1
水平走査線分の映像信号か、1フイールドメモリ12の
1列目に書き込才れると、次の1水平走査線分の映像信
号が到来する迄の適当な期間に、1列目に書き込1れた
映像信号が、真下の2列目に制御回路14からのライン
シフト信号によってラインシフト−aれ、次の間引かれ
た1水平走査線分の映像信号が第1列目に書き込寸れる
。以上この様な動作が繰り返され、間引かれた1フィー
ルド分の信号が、第3図すのDの位置に書き込まれる。
As shown in Figure 4, if the circles including double circles are sampling points even when sampling at sampling frequency fs, doubling the sambling period will make the double circles become sampling points, and the horizontal direction will increase by %. Thinned out. In the vertical direction, sampling is performed every other horizontal scanning line and thinned out to %. That is, the repetition frequency is set to fs/2 by the control circuit 14 for each horizontal scanning period as shown in FIG.
A write clock signal of 1 is supplied to the 1-field memory 12. Regarding the method of writing to the 1 field memory 12, in order to write the thinned out signal within the 1 field memory in a manner that corresponds to the reduced image, the thinned out 1
Once the video signal for one horizontal scanning line has been written to the first column of one field memory 12, the video signal for one horizontal scanning line is written to the first column at an appropriate period until the next horizontal scanning line's worth of video signal arrives. The video signal that has been thinned out is line-shifted to the second column directly below by a line shift signal from the control circuit 14, and the next thinned-out video signal for one horizontal scanning line is written in the first column. . The above-described operation is repeated, and one field's worth of thinned out signals is written at position D in FIG. 3.

次に読み出しについて説明する。1フィールドメモリ1
2.13は、前述したようにシーケンシャルアクセスメ
モリで構成されているので、捷ず入力端に近い第3図す
のDの位置に書き込まれている信号を、制御回路14か
らのクロックによって、出力端に近い、第3図Aの位置
に移動した後に、読み出し動作が行なわれる。
Next, reading will be explained. 1 field memory 1
2.13 is composed of a sequential access memory as mentioned above, so it outputs the signal written in the position D in FIG. 3 near the input terminal by the clock from the control circuit 14. After moving to the position of FIG. 3A, near the edge, a read operation is performed.

金板りに、縮少画面を第3図aのAの位置に表示しよう
とすると1フイールドメモリ13のそれに対応する第3
図すのAの位置に書き込む必要がある。前述したように
、縮少画像信号は、1フイールドメモリ12の中で第3
図すのAの位置に移動させられているので、繰り返し周
波数がfs のクロックを、第3図aのAに対応する期
間、制御回路14から1フイールドメモリ12に供給さ
れて、読み出される。同時に、切換回路16によって制
御回路15からの制御信号により、第3図aのAに対応
する期間、1フイールドメモリ12と13が接続される
。さらに、制御回路15より、繰り返し周波数がfs 
のクロックが、1フイールドメモリ13に供給されて所
定の位置(第3図すのA)に書き込まれる。
When you try to display the reduced screen at the position A in Figure 3a on the gold plate, the corresponding 3rd field of the 1st field memory 13
It is necessary to write at position A in the figure. As mentioned above, the reduced image signal is stored in the third field memory 12.
Since it has been moved to the position A in the figure, a clock having a repetition frequency fs is supplied from the control circuit 14 to the one-field memory 12 for a period corresponding to A in FIG. 3A, and is read out. At the same time, the one-field memories 12 and 13 are connected by the switching circuit 16 in response to a control signal from the control circuit 15 for a period corresponding to A in FIG. 3a. Furthermore, the control circuit 15 determines that the repetition frequency is fs.
The clock is supplied to the 1-field memory 13 and written into a predetermined position (A in FIG. 3).

1フイールドメモリ13の読み出しは、繰り返し周波数
のクロックが制御回路15より供給されて読み出される
。切換回路17は縮少画像信号を画面に表示する以外の
期間、すなわち、第3図aのB、C,D部分に通常の画
像信号を表示するだめのものである。
The 1-field memory 13 is read by being supplied with a repetition frequency clock from the control circuit 15. The switching circuit 17 is used to display normal image signals during periods other than when the reduced image signals are displayed on the screen, that is, in portions B, C, and D in FIG. 3a.

第3図dのB、C,Dに対応する期間はA/D変換器1
1の出力信号が、Aに対応する期間は、1フイールドメ
モリ13の一方の出力信号が制御回路15からの制御信
号により切換えられる。切換回路17の出力信号は、D
/A変換器18でアナログ信号に変換され、縮少画像信
号を含X7だ映像信号が出力端19に得られる。1フイ
ールドメモリ13の他方の出力信号は、切換回路16を
介して、再び1フイールドメモリ13にもどされ、再び
、1フイールドメモリ13に書き込捷れる。この動作を
縮少画像を表示する期間繰り返すことによって、縮少さ
れた静止画像が得られ、通常画面に縮少された静止画像
が挿入される。
The periods corresponding to B, C, and D in Fig. 3d are for the A/D converter 1.
During the period in which the 1 output signal corresponds to A, one output signal of the 1 field memory 13 is switched by the control signal from the control circuit 15. The output signal of the switching circuit 17 is D
The signal is converted into an analog signal by the /A converter 18, and an X7 video signal including the reduced image signal is obtained at the output terminal 19. The other output signal of the 1-field memory 13 is returned to the 1-field memory 13 via the switching circuit 16, and is written and switched to the 1-field memory 13 again. By repeating this operation while displaying the reduced image, a reduced still image is obtained, and the reduced still image is inserted into the normal screen.

以上の説明では、挿入画像を第3図aのAの位置に表示
する場合を例にとり述べてきたが、Aの位置に限らない
ことは言うまでもなく、又、1ケ所にとどまらず、数ケ
所に表示する場合も本発明が有効であることは言うまで
もない。さらに、挿入画面の大きさを、通常画面のイを
例にとって述べてきたが、挿入画面の大きさには制約さ
れないことは言う捷でもない。
In the above explanation, we have taken as an example the case where the inserted image is displayed at the position A in Figure 3a, but it goes without saying that the inserted image is not limited to the position A, and it can be displayed not only in one place but in several places. It goes without saying that the present invention is also effective for display. Further, although the size of the inserted screen has been described using the normal screen A as an example, it is needless to say that the size of the inserted screen is not limited.

発明の効果 本発明の挿入画像信号作成装置は、1フイールドメモリ
に書き込丑れた映像信号を出力端に近い場所に移動を行
う制御信号を発生する制御回路と、1フイールドメモリ
の所定の位置へ書き込ませる制御回路を設けることによ
り、シーケンシャルアクセスメモリで構成されだ1フレ
ームメモリで挿入画像信号を作成することができ、その
実用的効果は太きい。
Effects of the Invention The insertion image signal generating device of the present invention includes a control circuit that generates a control signal for moving the video signal written in one field memory to a location near the output end, and a control circuit that generates a control signal for moving the video signal written in one field memory to a location near the output end. By providing a control circuit for writing data into the memory, it is possible to create an insertion image signal using a single frame memory composed of a sequential access memory, which has a great practical effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の挿入画像信号作成装置の概念図、第2図
は本発明の一実施例における挿入画像信号作成装置のブ
ロック図、第3図は、画面と1フイールドメモリの対応
を示す図、第4図はサンプリング点を示す図、第6図は
クロックタイミングを示す図である。 12.13・・・・・1フイールドメモリ、14 、1
6・・・・・制御回路、16.17・・・・・切換回路
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名IR
I 図 第2図 4− 第3図 (Q、) 第4図 第5図
FIG. 1 is a conceptual diagram of a conventional insertion image signal generation device, FIG. 2 is a block diagram of an insertion image signal generation device in an embodiment of the present invention, and FIG. 3 is a diagram showing the correspondence between a screen and one field memory. , FIG. 4 is a diagram showing sampling points, and FIG. 6 is a diagram showing clock timing. 12.13...1 field memory, 14, 1
6...Control circuit, 16.17...Switching circuit. Name of agent: Patent attorney Toshio Nakao and one other IR
I Figure 2 Figure 4- Figure 3 (Q,) Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 縮少された映像信号を記憶するシーケンシャルアクセス
メモリで構成された第1の1フイールドメモリと、前記
第1の1フイールドメモリに記憶された縮少映像信号を
、前記第1の1フイールドメモリ内の所定の位置捷で移
動させるだめの制御を行う第1の制御回路と、7−ケン
シヤルアクセスメモリで構成され前記第1の1フイール
ドメモリに記憶された映像信号を記憶する第2の1フイ
ールドメモリと、前記第1の1フイールドメモリの内容
を前記第2の1フイールドメモリの所定の位置へ書き込
むだめの制御を行う第2の制御回路を備えたことを特徴
とする挿入画像信号作成装置。
A first 1-field memory configured with a sequential access memory that stores a reduced video signal; and a reduced video signal stored in the first 1-field memory is stored in the first 1-field memory. a first control circuit that controls movement at a predetermined position; and a second one-field memory that is composed of a seven-dimensional access memory and stores the video signal stored in the first one-field memory. and a second control circuit for controlling whether or not to write the contents of the first one-field memory to a predetermined position of the second one-field memory.
JP59012301A 1984-01-25 1984-01-25 Device for preparing insertion picture signal Pending JPS60154782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59012301A JPS60154782A (en) 1984-01-25 1984-01-25 Device for preparing insertion picture signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59012301A JPS60154782A (en) 1984-01-25 1984-01-25 Device for preparing insertion picture signal

Publications (1)

Publication Number Publication Date
JPS60154782A true JPS60154782A (en) 1985-08-14

Family

ID=11801497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59012301A Pending JPS60154782A (en) 1984-01-25 1984-01-25 Device for preparing insertion picture signal

Country Status (1)

Country Link
JP (1) JPS60154782A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287276A (en) * 1987-05-20 1988-11-24 Fujitsu Ltd image storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287276A (en) * 1987-05-20 1988-11-24 Fujitsu Ltd image storage device

Similar Documents

Publication Publication Date Title
JPH06217229A (en) Method and apparatus for processing picture-in-picture signal in high picture quality tv
JPH0681304B2 (en) Method converter
JP2577926B2 (en) Writing and reading method of image data
US4868656A (en) Method and apparatus for reducing visibility of scanning lines in television picture
JPH09307832A (en) Picture ratio converter and its method
JPH0426273B2 (en)
JPS60154782A (en) Device for preparing insertion picture signal
JPH02312380A (en) Display device
JPH0547024B2 (en)
JP2687346B2 (en) Video processing method
JP2918049B2 (en) Storage method for picture-in-picture
JP2548018B2 (en) Double speed converter
JP2916149B2 (en) Video signal reduction display circuit
JPS61131975A (en) Picture processor
JP2784602B2 (en) Video signal converter
JP2970592B2 (en) Video processing method
KR920002836B1 (en) Multi-window image processing apparatus and method
JPH0126226B2 (en)
JP2599045B2 (en) Vertical expansion circuit
JPH0738806A (en) Signal switching device
JPH0832872A (en) Display device and memory device
JPS61182380A (en) Two-pattern television receiver
JPH02254883A (en) Non-interlace reduced display converter
JPH03207177A (en) Reduced picture display device
JPS63245076A (en) Television receiver