JPS60148151A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、特に高密度実装を可能とする半導
体装置パッケージング技術に関する。

〔背景技術〕

ＩＣ，ＬＳＩのごとき半導体装置において、本体となる
半導体チップを封止する場合、従来採られている気密封
止構造は下記□のような技術である。

すなわちセラミックから成る容器内に半導体チップを定
着し、セラミックス番某金属の蓋で履い、ガラス層を介
して封止し、半導体チップの各電極は、セラミック容器
又はガラス層に内蔵させた配線層を通じて外部リードへ
取出□すようにしている。

かかる封止構造では、半導体チップの各電極とセラミッ
ク容器内に設けた配線層の間を金ワイヤにより接続（ワ
イヤボンディング）するため、容器内部に十分な空間を
考−讐る必要があり、半導体装置全体の微細化が防ｉプ
られるという問題点があることが発明者によりあきらか
とされた。さらに又、組立封止に多くの手間がかかると
いう欠点があることも発明者によってあきらかとされた
。

他の封止技術としては″、複数のリードを一体のフレー
ム化したリードフレーム上に半導体チップを接続し、電
極とリードの間をワイヤボンデイングした状態で樹脂成
形により封止する構造が多く採用されている。このよう
な封止構造では封止工程が簡単であるため作業性で有利
であるが、樹脂を用いるための気密性が必ずしも良くな
く、信頼性の上で問題があることが発明者によってあき
らかとされた。

〔発明の目的〕

本発明は上記した問題点を解決したものであって、その
目的とするところは、高密度実装が可能で、しかも高気
密に封止ができる半導体装置のパッケージング技術の提
供にある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述、及び添付図面よりあきらかになるであろ
う。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、半導体チップの主面側を支持基板に対向させ
、この対向する面の周辺部にそって介在させた封止材に
よって封止し、さらに、チップの電極は支持基板の対向
面に設けた内部端子に接触させ、支持基板内の配線を通
じて支持基板の側面又は反対主面の外部端子に取出すよ
うにしたもので、これにより極めて実装密度を高密度化
するとともに、樹脂によらない封止であるために高気密
化することができ、前記目的を達成できる。

〔実施例〕

第１図及至第４図は本発明の一実施例を示すものであっ
て、このうち第１図は組立封止された半導体装置の縦断
面図、第２図は同じく平面図である。第３図は上記半導
体装置の組立前の形態を示す正面断面斜面図である。

１は半導体チップであって、シリコン結晶からなる基体
１主表面にトランジスタ等の半導体素子４が形成され、
表面にアルミニウム電極５が設けられ、この電極の一部
はパッドとして銀バンプ電極６が突出する。

２は支持基板であって、セラミック材を積層。

焼結して成るものである。このセラミック基体２の内部
にはモリブデン、又はタングステン等からなるメタライ
ズ配線層７が基板の上面側と側面側とを結ぶように形成
され、上面側の配線層８は内部端子とし、側面側の配線
９を外部端子とする。

この外部端子９は第２図に示すように基板２側面に形成
した半円形のｉｌ！　１０の内面にメタライズ配線層７
を設けてなるものである。

半導体チップ１と支持基板２とはその主面側を対向させ
て半導体チップ１のバンプ電極６と支持基板２の内部端
子８とを突き合せて接触させることにより接続するよう
になっている。

半導体チップ１と支持基板２との対向する主面の周辺に
そって内部を取囲むように封止材１１゜１２が設けられ
ており、この封止材１１，１２によって半導体チップ１
は支持基板２に支持されるとともに気密封止される。こ
の封止材はガラス又は半田などの低融点金属からなり、
第３図に示すように、半導体チップ１の主面上及び支持
基板２の主面上にあらかじめリング状突出物１１．１２
として設けておき、両者を重ねて対向させ電極接続を行
うと同時にこの封止材を融かして封止するものである。

なお、上記封止材はチップと基板の一方側（例えば１２
のみ）にのみ設けておいてもよく、その場合、対向する
面にはそれと同じ材量の膜を設けておくものとする。

このように組立られた半導体装置をプリント配線基板等
に実装する場合、第４図に示すように、プリント配線基
板３の配線端子１３にピン１４を植えこみ、これらピン
の側面が支持基板２の外端子の溝１０に接触させた状態
で半田ディツプすることにより実装が完了する。

〔効果〕

以上実装例で述べた本発明によれば下記のように効果が
得られる。

（１）半導体チップを支持基板に対向させて直接に接続
するものであるため、余分なパッケージ部分がなく、全
体として極めて小型に形成でき、高密度の実装が達成で
きる。

（２）支持基板にセラミック積層体を使い、対向主面周
辺にそって形成したガラス又は金属による封止体を介し
て封止することにより、高気密性が得られ、高信頼性の
半導体製品を提供できる。

（３）半導体チップ電極は対向する支持基板主面の内部
端子に接触させることによって同時に接続することがで
き、この内部端子はセラミック積層体内のメタライズ配
線を通じて支持基板側面の外部端子に接続することがで
き、ワイヤボンディング等による従来のものに比べて作
業的に簡単であり、ワイヤ切断やワイヤ接触等の事故の
おそれなく高信頼性が得られる。

（４）支持基板はリードレス・タイプであるため、かさ
ばらず、プリント配線基板への高密度実装が実現できる
。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

たとえば第５図に示すように支持基板２において外部端
子９を基板の反対主面に設けることができる。この場合
、セラミック積層体にあらかじめ縦方向の貫通孔１５を
あけておき、この貫通の内面にメタイズ配線層１６を塗
布することにより、上下主面の端子８，９間の配線によ
る接続ができる。なお、この貫通孔１５はその後半田材
等を埋めこんで半導体キップ組立の際の気密封止に耐え
る構造とする必要がある。このような支持基板２に対し
て同図に示すように半導体チップ１が支持封止された後
、プリント配線基板３の配線端子１３に対して支持基板
２の下面の外部端子９を接触させて半田ディツプにより
実装するようになる。

このような構造ではプリント配線基板にピンを植え込ま
なくてもよく、より簡易化、高密度化が実装できる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のパッケ
ージ技術に適用した場合について説明したがそれに限定
されるものではなく、ハイブリッドＩＣのごとく基板上
に半導体装置を実装する場合にも適用できる。

本発明は高密度、高信頼性を要するすべての半導体装置
、例えばバイポーラＩＣ，Ｃ−ＭＯＳ　ＩＣその他に適
用できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示し、組立てら九た半導体
装置全体の縦断面図、 第２図は同じく同平面図でそのＡ−Ａ断面が第１図に対
応する。 第３図は第１図で示した半導体装置の組立て前の形態を
示す斜面図である。 第４図は第１図で示した半導体装置をプリント配線基板
に実装する場合の形態を示す斜面図である。 第５図は本発明の他の一実施例を示す、組立てられた半
導体装置とプリント配線基板の概略断面図である。 ■・・・半導体チップ、２・・・支持基板、３・・・プ
リント配線基板、４・・・半導体素子、５・・・電極、
６・・・バンプ電極、７・・・メタライズ配線、８・・
・内部端子、９・・・外部端子、ＩＯ・・・溝、１１．
１２・・・封止材、１３・・・配線端子、１４・・・ピ
ン、１５・・・貫通孔、１６・・・メタライズ配線層。

Claims (1)

1. 【特許請求の範囲】 ■、主−表面に半導体素子が形成された半導体チップと
   、上記半導体チップあ主面に対向させた支持基板とから
   なり、上記半導体チップは上記対向する面の周辺部にそ
   って介在させた封止材によって支持基板に支持されかつ
   、気密封止されるとともに、上記半導体チップの電極は
   支持基板の対向面に設けられた内部端子に接触し、支持
   基板内の配線を通じて支持基板の側面又は反対側主面に
   外部端子として取り出されることを特徴とする半導体装
   置。 ２、上記支持基板はセラミック積層体よりなり、上記封
   止材はガラス又は低融点金属よりなる特許請求の範囲第
   １項に記載の半導体装置。