[go: up one dir, main page]

JPS60145729A - Signal clamping method - Google Patents

Signal clamping method

Info

Publication number
JPS60145729A
JPS60145729A JP59001552A JP155284A JPS60145729A JP S60145729 A JPS60145729 A JP S60145729A JP 59001552 A JP59001552 A JP 59001552A JP 155284 A JP155284 A JP 155284A JP S60145729 A JPS60145729 A JP S60145729A
Authority
JP
Japan
Prior art keywords
signal
level
digital
converter
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59001552A
Other languages
Japanese (ja)
Inventor
Akira Suzuki
明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59001552A priority Critical patent/JPS60145729A/en
Publication of JPS60145729A publication Critical patent/JPS60145729A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To correct automatically offset to clamp a signal constantly by comparing the digital output signal of an A/D converter with a reference digital level and subtracting the difference signal level from the digital output signal of the A/D converter. CONSTITUTION:An analog input signal is converted to a digital signal by an A/D converter 1 and this digital signal is supplied to a comparator 2 and an adder/subtractor 3. The reference digital level by which signals should by clamped is set to the comparator 2, and this reference digital level and the level in the blanking period of the digital output signal of the output of the A/D converter 1 are compared with each other, and the difference signal level is outputted to the adder/subtractor 3. The adder/subtractor 3 subtracts the difference signal level from the comparator 2 from the digital output signal from the A/D converter 1, thus obtaining a digital clampled output signal.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ−ディジタル変換器(以下A/D変換
器と略す)のオフセットを自動的に補正し、特にディジ
タルテレビジョン信号をディジタル的にクランプするの
に適した信号クランプ方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention automatically corrects offsets in analog-to-digital converters (hereinafter referred to as A/D converters), and in particular digitally clamps digital television signals. This invention relates to a signal clamping method suitable for

従来例の構成とその問題点 テレビジョン信号をアナログ信号からディジタル信号に
変換する際、アナログテレビジョン信号をアナログクラ
ンプ回路で信号クランプしてからA/D変換器によりA
/D変換する方法があるか、例えばアナログクランプ回
路か基準アナログレベルにキードクランプする方法の場
合、基準アナログレベルやA/D変換器の基準レベルな
と温度変化や経年変化の影響を受けやすく、クランプレ
ベルを一定に保つことは困難であ−た。
Conventional configuration and its problems When converting a television signal from an analog signal to a digital signal, the analog television signal is clamped by an analog clamp circuit and then converted into an A/D converter by an A/D converter.
For example, if there is a method of keyed clamping using an analog clamp circuit or a reference analog level, the reference analog level and the reference level of the A/D converter are easily affected by temperature changes and aging. However, it was difficult to keep the clamp level constant.

また、A/D変換器のディジタル出力信号を温度変化等
に対し安定な基準ディジタルレベルと比較し、それに応
じてA/D変換器の前段に配置されたクランプ回路のク
ランプレベルを制御するティジタルクランプ方法がある
が、この場合、クランプレベルはA/D変換器出力のデ
ィジタル信号レベルがI LSB (Least−8i
gnificant−Bit)以上変化しなければフィ
ードバックされないので最低1LSBの誤差を生じ、ま
た出力の誤差を検出してからフィードバックする方法で
あるため補正が遅れる欠点があった。
In addition, a digital signal that compares the digital output signal of the A/D converter with a reference digital level that is stable against temperature changes, etc., and controls the clamp level of the clamp circuit placed before the A/D converter accordingly. There is a clamp method, but in this case, the clamp level is the digital signal level of the A/D converter output.
Since feedback is not performed unless the output changes by more than 1 LSB, an error of at least 1 LSB occurs, and since the method detects the output error and then feeds it back, there is a drawback that correction is delayed.

発明の目的 本発明は上記従来例の欠点を除去するものであり、温度
変化や経年変化に影響されず安定で正確な信号クランプ
を行なう方法を提供することを目的とする。
OBJECTS OF THE INVENTION The present invention eliminates the drawbacks of the prior art, and aims to provide a method for clamping signals stably and accurately without being affected by temperature changes or aging.

発明の構成 本発明は上記目的を達成するために、A/D変換器のデ
ィジタル出力信号を基準ディジタルレベルと比較し、そ
の差信号レベルをA/D変換器のプツシタル出力信号か
ら差し引くことによりA/D変換器のオフセットを自動
的に補正するものであり、常に一定に信号クランプされ
たディジタル信号を得るものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention compares the digital output signal of an A/D converter with a reference digital level, and subtracts the difference signal level from the digital output signal of the A/D converter. The offset of the /D converter is automatically corrected, and a digital signal whose signal is always clamped to a constant value is obtained.

実施例の説明 以下本発明の一実施例の構成について、図面とともに説
明する。
DESCRIPTION OF EMBODIMENTS The configuration of an embodiment of the present invention will be described below with reference to the drawings.

第1図において、1はテレビジョン信号などのアナログ
入力信号をディジタル信号に変換するA/D変換器、2
は基準ディジタルレベルと入力ディジタル信−号をレベ
ル比較する比較器、3は加算器である。アナログ入力信
号はA/D変換器1によりディジタル信号に変換され、
そのプツシタル出力信号は比較器2と加減算器3に供給
される。
In FIG. 1, 1 is an A/D converter that converts an analog input signal such as a television signal into a digital signal; 2
3 is a comparator that compares the level of the input digital signal with a reference digital level, and 3 is an adder. The analog input signal is converted into a digital signal by the A/D converter 1,
The digital output signal is supplied to a comparator 2 and an adder/subtractor 3.

比較器2には信号クランプするレベルである基準ディジ
タルレベルが設定してあり、この基準ディジタルレベル
とA/D変換器1の出力のディジタル出力信号のブラン
キング期間とレベル比較し、その差信号レベルを加減算
器3に出力する。加減算器3は比較器2からの差信号レ
ベルをA/D変換器1からのディジタル出力信号より差
し引くよう加減算し、ディジタルクランプされた出力信
号を得る。例えば、A/D変換器1からのディジタル出
力信号が基準ディジタルレベルより高い時は比較器2か
らの差信号レベルだけディジタル出力信号より加減算器
3で城算し、逆にA/D変換器1からのディジタル出力
信号が、基準ディジタルレベルより低い時はその差信号
レベルだけディジタル出力信号に加算して信号クランプ
を行う。
A reference digital level, which is a level for signal clamping, is set in the comparator 2, and this reference digital level is compared with the blanking period of the digital output signal output from the A/D converter 1, and the difference signal level is calculated. is output to the adder/subtractor 3. The adder/subtractor 3 adds or subtracts the difference signal level from the comparator 2 from the digital output signal from the A/D converter 1 to obtain a digitally clamped output signal. For example, when the digital output signal from the A/D converter 1 is higher than the reference digital level, the adder/subtractor 3 calculates the difference signal level from the comparator 2 from the digital output signal; When the digital output signal is lower than the reference digital level, the difference signal level is added to the digital output signal to clamp the signal.

第2図は本発明の他の実施例を示す図である。FIG. 2 is a diagram showing another embodiment of the present invention.

同図で1はA/D変換器、2は比較器、3は加減算器、
4は比較器2からの差信号レベルを積分し平均化を行う
平均化器である。テレビジョン信号においてバックポー
チ(BACK−PORCH)を信号クランプする方法が
あるが、この場合、比較器2で基準ディジタルレベルと
レベル比較する際にディジタル出力信号のバックポーチ
をサンプリングしてレベル比較を行なうが、バンクポー
チにはバースト信号があるので複数個のサンプリングを
行なって平均化を行なわなければ正しい差信号レベルは
得られない。またノイズの影響を受けにくくするために
も複数個のサンプリングを行な−て平均化する方が好ま
しい。またこの平均化器は数ライン以前の差信号レベル
との平均化を行なってもよい。
In the figure, 1 is an A/D converter, 2 is a comparator, 3 is an adder/subtractor,
Reference numeral 4 denotes an averager that integrates and averages the difference signal level from the comparator 2. There is a method of signal clamping the back porch (BACK-PORCH) in the television signal, but in this case, when comparing the level with the reference digital level in comparator 2, the level comparison is performed by sampling the back porch of the digital output signal. However, since there is a burst signal in the bank pouch, the correct difference signal level cannot be obtained unless a plurality of samples are sampled and averaged. Also, in order to reduce the influence of noise, it is preferable to perform a plurality of samplings and average them. This averager may also average the difference signal level of several lines before.

さらに、A/D変換器より前段にあるアナログクランプ
回路である程度までの精度のよいクランクが行なわれる
場合には、比較器2からの差信号レベルが小さいので、
そのアナログクランプにより差信号レベルが正あるいは
負のいずれかとなるようにずらしておき、加減算器3は
加算あるいは減算のいずれか一方のみ行うものでもよい
。また差信号レベルが小さなものであれば加減算器3に
加減算をするプログラムを書いた読み出し専用メモリを
用いることもできる。
Furthermore, if cranking with a certain degree of precision is performed by an analog clamp circuit located before the A/D converter, the difference signal level from comparator 2 is small, so
The analog clamp may be used to shift the difference signal level to either positive or negative, and the adder/subtractor 3 may perform either addition or subtraction. Further, if the difference signal level is small, a read-only memory in which a program for addition and subtraction is written can be used in the adder/subtractor 3.

発明の効果 本発明は以上のような構成であり、A/D変換器の出力
と基準ディジタルレベルを比較して誤差電圧をめ、この
誤差電圧分だけA/D変換器の出力から加減算して補正
しているので、温度変化などの影響を受けず、また補正
に当−ても時間遅れを生じない利点を有する。更に使用
する入力信号のダイナミックレンジによっては必ずしも
A/D変換器の前段にアナログクランプ回路は必要でな
くなり、またアナログクランプを必要とする場合でもそ
の精度は十分高くしなくても良い利点を有する。
Effects of the Invention The present invention has the above configuration, and calculates the error voltage by comparing the output of the A/D converter with the reference digital level, and adds or subtracts this error voltage from the output of the A/D converter. Since it is corrected, it has the advantage that it is not affected by temperature changes and that there is no time delay even when it is corrected. Furthermore, depending on the dynamic range of the input signal used, an analog clamp circuit is not necessarily required before the A/D converter, and even if an analog clamp is required, it has the advantage that its precision does not have to be sufficiently high.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の信号クランプ方法を実施した回路の一
実施例のブロック図、第2図は本発明の第2の実施例の
ブロック図である。 1・・・ A/D変換器、2 ・・・比較器、3・・・
・・・加減算器、4 ・・平均化器。
FIG. 1 is a block diagram of an embodiment of a circuit implementing the signal clamping method of the present invention, and FIG. 2 is a block diagram of a second embodiment of the present invention. 1... A/D converter, 2... Comparator, 3...
...Adder/subtractor, 4...Averaging device.

Claims (2)

【特許請求の範囲】[Claims] (1) アナログ信号をディジタル信号に変換するアナ
ログーーディジタル変換器の出力信号とクランプレベル
設定値に相当する基準ディジタル信号とをレベル比較し
、その差信号レベルを前記アナログ−ディジタル変換器
の出力信号から差し引くことを特徴とする信号クランプ
方法。
(1) The output signal of an analog-digital converter that converts an analog signal into a digital signal is compared in level with a reference digital signal corresponding to the clamp level setting value, and the difference signal level is converted into the output signal of the analog-digital converter. A signal clamping method characterized by subtracting from.
(2)差信号レベルを平均化して平均化差信号レベルを
得、前記平均化差信号レベルをアナログ−ディジタル変
換器の出力信号から差し引くことを特徴とする特許請求
の範囲第1項記載の信号クランプ方法。
(2) A signal according to claim 1, characterized in that the difference signal level is averaged to obtain an averaged difference signal level, and the averaged difference signal level is subtracted from the output signal of an analog-to-digital converter. Clamp method.
JP59001552A 1984-01-09 1984-01-09 Signal clamping method Pending JPS60145729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59001552A JPS60145729A (en) 1984-01-09 1984-01-09 Signal clamping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59001552A JPS60145729A (en) 1984-01-09 1984-01-09 Signal clamping method

Publications (1)

Publication Number Publication Date
JPS60145729A true JPS60145729A (en) 1985-08-01

Family

ID=11504689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59001552A Pending JPS60145729A (en) 1984-01-09 1984-01-09 Signal clamping method

Country Status (1)

Country Link
JP (1) JPS60145729A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160419A (en) * 1986-12-24 1988-07-04 Yaskawa Electric Mfg Co Ltd Magnetic rotary encoder
JPS6416024A (en) * 1987-07-09 1989-01-19 Matsushita Electric Ind Co Ltd Offset correction type analog/digital converter
JPH01174190A (en) * 1987-12-28 1989-07-10 Olympus Optical Co Ltd Digital color encoder
JPH01274569A (en) * 1988-04-27 1989-11-02 Canon Inc Clamp circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203322A (en) * 1981-06-10 1982-12-13 Matsushita Electric Ind Co Ltd Eliminating device of dc component

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203322A (en) * 1981-06-10 1982-12-13 Matsushita Electric Ind Co Ltd Eliminating device of dc component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160419A (en) * 1986-12-24 1988-07-04 Yaskawa Electric Mfg Co Ltd Magnetic rotary encoder
JPS6416024A (en) * 1987-07-09 1989-01-19 Matsushita Electric Ind Co Ltd Offset correction type analog/digital converter
JPH01174190A (en) * 1987-12-28 1989-07-10 Olympus Optical Co Ltd Digital color encoder
JPH01274569A (en) * 1988-04-27 1989-11-02 Canon Inc Clamp circuit

Similar Documents

Publication Publication Date Title
US5659355A (en) CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level
US7081921B2 (en) Method and apparatus for processing front end signal for image sensor
US5379075A (en) Video signal AGC circuit for adjusting the sync level of a video signal
JP3264698B2 (en) Imaging device
US5121117A (en) Balanced A/D converter
JPS58124373A (en) Signal clamp method
JPS60145729A (en) Signal clamping method
EP0296602B1 (en) Component television timing corrector
US6043767A (en) Apparatus and method for detecting and compensating for an offset while reducing noise influence
JPS61161080A (en) Clamp device for digital video signals
JP2000184294A (en) Image pickup device
US5477183A (en) Automatic gain and level control circuit and method
JP2973451B2 (en) Gain control circuit
JPH05153428A (en) Clamping circuit
JPH0420178A (en) Video signal processor
JP2519566B2 (en) Digital AGC circuit
JP3006291B2 (en) Analog / Digital Converter for Television Camera
JPS60197016A (en) Analog-digital converting circuit device
JPH0335667A (en) Video signal clamping circuit
JPH06502283A (en) Method and apparatus for clamping black level of digital video signal
JPS6178221A (en) Clamp circuit
SU1027814A2 (en) Analog-digital converter
JPH0249075B2 (en)
JPH03102974A (en) Video signal processor
JPH01260977A (en) Clamp circuit