JPS60144331U - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS60144331U JPS60144331U JP3242284U JP3242284U JPS60144331U JP S60144331 U JPS60144331 U JP S60144331U JP 3242284 U JP3242284 U JP 3242284U JP 3242284 U JP3242284 U JP 3242284U JP S60144331 U JPS60144331 U JP S60144331U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- voltage
- circuit
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来の周波数シンセサイザを示すブロック図、
第2図は本考案の一実施例を示すブロック図である。1
・・・水晶発振器、2・・・位相比較器、 −3
・・・低域P波器、4・・・電圧制御発振器、5・・・
分周器、6・・・スイッチ、7・・・アップダウンカウ
ンタ、8・・・第1のD−Aコンバータ、9・・・電圧
加算回路、10・・・位相制御回路、11・・・第2の
D−Aコンバータ。
第2図は本考案の一実施例を示すブロック図である。1
・・・水晶発振器、2・・・位相比較器、 −3
・・・低域P波器、4・・・電圧制御発振器、5・・・
分周器、6・・・スイッチ、7・・・アップダウンカウ
ンタ、8・・・第1のD−Aコンバータ、9・・・電圧
加算回路、10・・・位相制御回路、11・・・第2の
D−Aコンバータ。
Claims (1)
- 基準信号と第2の帰還信号との位相比較を行う位相比較
回路と、該位相比較回路から出力される比較信号によっ
て第1の帰還信号の位相を制御する位相制御回路と、該
位相制御回路からの出力信号を分周し前記第2の帰還信
号として出力する分周回路と、該分周回路の分周比を任
意に設定するスイッチと、前記位相比較回路から出力さ
れる信号をカウントするアップダウンカウンタと、該ア
ップダウンカウンタから出力される信号を直流電圧に変
換する第1のディジタル−アナログコンバータと、前記
スイッチの設定信号を直流電圧に変換する第2のディジ
タル−アナログコンバータと、該第2のディジタル−ア
ナログコンバータの出力電圧と前記第1のディジタル−
アナログコンバータの出力電圧とを加算する電圧加算回
路と、該電圧加算回路から出力される電圧により出力信
号の発振周波数が制御され前記第1の帰還信号を出力信
号として発生する電圧制御発−回路とを含 −むこと
を特徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3242284U JPS60144331U (ja) | 1984-03-07 | 1984-03-07 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3242284U JPS60144331U (ja) | 1984-03-07 | 1984-03-07 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60144331U true JPS60144331U (ja) | 1985-09-25 |
JPH0336114Y2 JPH0336114Y2 (ja) | 1991-07-31 |
Family
ID=30533921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3242284U Granted JPS60144331U (ja) | 1984-03-07 | 1984-03-07 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60144331U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6460018A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Phase synchronizing circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012272A (ja) * | 1973-06-01 | 1975-02-07 | ||
JPS50155115A (ja) * | 1974-06-03 | 1975-12-15 | ||
JPS548489A (en) * | 1977-06-22 | 1979-01-22 | Fujitsu Ltd | Phase synchronism system |
JPS57174939A (en) * | 1981-04-21 | 1982-10-27 | Fujitsu Ltd | Phase locked loop circuit |
-
1984
- 1984-03-07 JP JP3242284U patent/JPS60144331U/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012272A (ja) * | 1973-06-01 | 1975-02-07 | ||
JPS50155115A (ja) * | 1974-06-03 | 1975-12-15 | ||
JPS548489A (en) * | 1977-06-22 | 1979-01-22 | Fujitsu Ltd | Phase synchronism system |
JPS57174939A (en) * | 1981-04-21 | 1982-10-27 | Fujitsu Ltd | Phase locked loop circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6460018A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Phase synchronizing circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0336114Y2 (ja) | 1991-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60144331U (ja) | 周波数シンセサイザ | |
JPS583800U (ja) | インバ−タ装置の周波数設定回路 | |
JPS5921530Y2 (ja) | 可変分周器制御回路 | |
JPS6372915U (ja) | ||
JPH01142227U (ja) | ||
JPH02103929U (ja) | ||
JPS5959038U (ja) | 周波数シンセサイザ | |
JPH0390531U (ja) | ||
JPH0438116U (ja) | ||
JPS6370716U (ja) | ||
JPS6059631U (ja) | フェ−ズロックドル−プ回路 | |
JPS61187129U (ja) | ||
JPS61195118U (ja) | ||
JPS62109544U (ja) | ||
JPS6074972A (ja) | 同期式pwmインバ−タの基準信号作成回路 | |
JPH0188531U (ja) | ||
JPS6285677A (ja) | インバ−タ用パルス幅変調回路 | |
JPS5843043U (ja) | 周波数シンセサイザ− | |
JPS62186533U (ja) | ||
JPS6341935U (ja) | ||
JPS62193313U (ja) | ||
JPS61189638U (ja) | ||
JPS62159029U (ja) | ||
JPS62147932U (ja) | ||
JPS6178439U (ja) |