JPS60143048A - 回線編集方式 - Google Patents
回線編集方式Info
- Publication number
- JPS60143048A JPS60143048A JP58249799A JP24979983A JPS60143048A JP S60143048 A JPS60143048 A JP S60143048A JP 58249799 A JP58249799 A JP 58249799A JP 24979983 A JP24979983 A JP 24979983A JP S60143048 A JPS60143048 A JP S60143048A
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- local
- control
- office
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 102100031601 Dedicator of cytokinesis protein 11 Human genes 0.000 description 1
- 101000866270 Homo sapiens Dedicator of cytokinesis protein 11 Proteins 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、市内回線、市外回線などのディジタル・デー
タ回線網の回線の収容方式に関するものである。
タ回線網の回線の収容方式に関するものである。
ディジクル・データ回線網では、データ回線を収容し運
用管理するために、そのデータ回線を市外回線と市内回
線に区分している。第１図に示す従来例方式は、局Ａと
局Ｂがあり、局Ａあるいは局Ｂ内の加入者系収容エリア
内でデータ回線ＺＩＺ２ 、Ｚｓ−Ｚｅが構成されてい
るものを市内回線と称し、局Ａと局Ｂにまたがりいわゆ
る局Ａ−Ｂ間の局間伝送路を介してデータ回線７３〜７
４が構成されているものを市外回線と称している。
用管理するために、そのデータ回線を市外回線と市内回
線に区分している。第１図に示す従来例方式は、局Ａと
局Ｂがあり、局Ａあるいは局Ｂ内の加入者系収容エリア
内でデータ回線ＺＩＺ２ 、Ｚｓ−Ｚｅが構成されてい
るものを市内回線と称し、局Ａと局Ｂにまたがりいわゆ
る局Ａ−Ｂ間の局間伝送路を介してデータ回線７３〜７
４が構成されているものを市外回線と称している。
従来、ディジタル・データ回線網では、加入者の端末速
度のデータは、宅内回線終端装置（ＤＳＵ）で、いわゆ
る（６＋２）エンベロープ構成（ＣＣＩＴＴ、 Ｘ−５
０）のベアラ信号に変換される。そしてこのベアラ信号
は加入者線伝送され、ディジタル・データ回線網内の局
内装置に収容される。
度のデータは、宅内回線終端装置（ＤＳＵ）で、いわゆ
る（６＋２）エンベロープ構成（ＣＣＩＴＴ、 Ｘ−５
０）のベアラ信号に変換される。そしてこのベアラ信号
は加入者線伝送され、ディジタル・データ回線網内の局
内装置に収容される。
このための従来例局内装置の構成を第２図に示す。この
局内装置は、上記加入者線伝送されたベアラ信号を終端
する局内回線終端部（低速チャネル盤）１と、この複数
のベアラ信号を多重化して市外伝送路へ送出する機能を
有する局間回線終端部（高速チャネル盤）２と、これ等
複数の局内回線終端部ｌと複数の局間回線終端部２との
信号の接続（市外回線）あるいは、複数の局内回線終端
部１の間の信号の接続（市内回線）を行うための回線編
集用端子接続部（Ｘ−ＣＯＮＮ） ３と接続ケーブル４
（４−１，４−２）で構成される。上記接続ケーブル
の４−１は市外回線接続用として、または４−２は市内
回線接続用として使用される。
局内装置は、上記加入者線伝送されたベアラ信号を終端
する局内回線終端部（低速チャネル盤）１と、この複数
のベアラ信号を多重化して市外伝送路へ送出する機能を
有する局間回線終端部（高速チャネル盤）２と、これ等
複数の局内回線終端部ｌと複数の局間回線終端部２との
信号の接続（市外回線）あるいは、複数の局内回線終端
部１の間の信号の接続（市内回線）を行うための回線編
集用端子接続部（Ｘ−ＣＯＮＮ） ３と接続ケーブル４
（４−１，４−２）で構成される。上記接続ケーブル
の４−１は市外回線接続用として、または４−２は市内
回線接続用として使用される。
第３図は、従来の局内回線終端部１の構成を示し、加入
者線終端用アナログ回路５と、加入者線終端用ディジタ
ル回路６とを縦続接続して内蔵し、第４図は、上記局間
回線終端部２の構成を示し、多重分離回路７と局間回線
終端用回路８が縦続接続されている。
者線終端用アナログ回路５と、加入者線終端用ディジタ
ル回路６とを縦続接続して内蔵し、第４図は、上記局間
回線終端部２の構成を示し、多重分離回路７と局間回線
終端用回路８が縦続接続されている。
以上のような従来方式では、市内回線と市外回線のいわ
ゆる回線編集をベアラ信号単位で個々に上記空間分割ス
イッチ形式の回線編集用端子接続部３にて接続ケーブル
４ （４−１，４−２など〉を用いて実施してきた。そ
のためこの方式では、回線編集用端子接続部３が物理的
に非常に大きなものとなり、また接続ケーブル４−１．
４−２などの輻較や、操作性、信頼度等の面で多（の問
題があった。
ゆる回線編集をベアラ信号単位で個々に上記空間分割ス
イッチ形式の回線編集用端子接続部３にて接続ケーブル
４ （４−１，４−２など〉を用いて実施してきた。そ
のためこの方式では、回線編集用端子接続部３が物理的
に非常に大きなものとなり、また接続ケーブル４−１．
４−２などの輻較や、操作性、信頼度等の面で多（の問
題があった。
本発明は、上記従来の問題点を解決するものであり、市
内、市外接続方式に時分割スイッチ形式を採用し、装置
の小型化をばかり、コントロールメモリ制御を採用して
操作性の向上をばかり、経済性および信頼性を改善でき
る回線編集方式を提供することを目的とする。
内、市外接続方式に時分割スイッチ形式を採用し、装置
の小型化をばかり、コントロールメモリ制御を採用して
操作性の向上をばかり、経済性および信頼性を改善でき
る回線編集方式を提供することを目的とする。
本発明は、データ信号を収容する複数のチャネル盤にそ
れぞれ速度変換機能の有するメモリから構成されるタイ
ムスロット変換回路を設け、各チャネル盤を上り回線用
多重化バスと下り回線用多重化バスに結合し、その上り
回線用多重化バスと下り回線用多重化ハスの間に市内接
続用ゲートスイッチを設け、 上記複数のタイムスロット変換回路の書き込み、読み出
しの速度および位相または市内接続用ゲートスイッチの
制御を行うためのタイムスロット発生回路と、 上記回線制御情報を蓄積する上り回線および下回線に対
する共通の１個のコントロールメモリと、市内回線対制
御回路と、 その出力である市内回線制御情報と上記コントロールメ
モリの出力である回線制御情報とを市内回線設定時に切
替える選択回路と、 それらの情報をデコードし、各チャネル盤内のタイムス
ロット変換回路に対応して分配するデコーダ回路とから
構成される制御部により、一元的に集中管理しチャネル
盤に収容されるデータ信号を所要のタイムスロッ１−に
変換して、市外回線、市内回線の設定を行うことを特徴
とする特〔実施例による説明〕 第５図は本発明回線編集方式の実施例のプロ・ツク構成
図である。制ｆａ１１部１４０出力１５（１５−１〜ｌ
５−ｎ）がそれぞれ結合する複数の局内回線終端部９の
出力側に、上り回線用多重化バス１０と下り回線用多重
化バス１１を設け、その両ノース出力側に局間回線終端
部１２を接続する。上記上り回線用多重化バス１０と下
り回線用多重化バス１１との間に、上記制御部１４の市
内回線制御パルス２６が入力するアンド回路１３ａとオ
ア回路１３ｂよりなる市内回線接続用ゲートスイッチ１
３を介在させる。
れぞれ速度変換機能の有するメモリから構成されるタイ
ムスロット変換回路を設け、各チャネル盤を上り回線用
多重化バスと下り回線用多重化バスに結合し、その上り
回線用多重化バスと下り回線用多重化ハスの間に市内接
続用ゲートスイッチを設け、 上記複数のタイムスロット変換回路の書き込み、読み出
しの速度および位相または市内接続用ゲートスイッチの
制御を行うためのタイムスロット発生回路と、 上記回線制御情報を蓄積する上り回線および下回線に対
する共通の１個のコントロールメモリと、市内回線対制
御回路と、 その出力である市内回線制御情報と上記コントロールメ
モリの出力である回線制御情報とを市内回線設定時に切
替える選択回路と、 それらの情報をデコードし、各チャネル盤内のタイムス
ロット変換回路に対応して分配するデコーダ回路とから
構成される制御部により、一元的に集中管理しチャネル
盤に収容されるデータ信号を所要のタイムスロッ１−に
変換して、市外回線、市内回線の設定を行うことを特徴
とする特〔実施例による説明〕 第５図は本発明回線編集方式の実施例のプロ・ツク構成
図である。制ｆａ１１部１４０出力１５（１５−１〜ｌ
５−ｎ）がそれぞれ結合する複数の局内回線終端部９の
出力側に、上り回線用多重化バス１０と下り回線用多重
化バス１１を設け、その両ノース出力側に局間回線終端
部１２を接続する。上記上り回線用多重化バス１０と下
り回線用多重化バス１１との間に、上記制御部１４の市
内回線制御パルス２６が入力するアンド回路１３ａとオ
ア回路１３ｂよりなる市内回線接続用ゲートスイッチ１
３を介在させる。
第６図は本発明の局内回線終端部９の詳細ブロック構成
図である。加入者線終端用アナログ回路１６と加入者線
終端用ディジタル回路１７と、２つのタイムスロット変
換回路１８との縦続接続よりなり、このタイムスロソＩ
”変換回路１８をそれぞれ制御するチャネルパルス（Ｃ
）ＩｓとＣＩ Ｒ） １５が入力している。
図である。加入者線終端用アナログ回路１６と加入者線
終端用ディジタル回路１７と、２つのタイムスロット変
換回路１８との縦続接続よりなり、このタイムスロソＩ
”変換回路１８をそれぞれ制御するチャネルパルス（Ｃ
）ＩｓとＣＩ Ｒ） １５が入力している。
第７図は上記制御部１４の詳細プロ・ツク構成図である
。回線用多重化バス１０と１１のタイムスロ・ノドを管
理するタイムスロット発生回路１９の出力は、そのタイ
ムスロットにどの局内回線終端部のベアラ信号を収容す
るかを決める回線編集情報Ａｏと、回線が市内回線か、
市外回線かを決める回線編集情報Ｂｏとを蓄積するコン
トロールメモリ２０に結合される。上記市内回線の場合
に対となる２つの局内回線終端部９を特定する市内回線
対制御回路２１の回線編集情報Ａｏ ”Ａｏ ’出力と
、上記回線編集情９９ Ｂ ｏを常時モニタし、当該回
線が市内回線か否かを判定する市内回線制御回路２２の
出力信号の市内回線制御パルス２６と、それにより市内
回線であれば上記市内回線対制御回路２１で変換された
回線編集情報Ａｏ’ と、市外回線であればコントロー
ルメモリ２０の出力である回線編集情ＱｆＪ Ａ 。
。回線用多重化バス１０と１１のタイムスロ・ノドを管
理するタイムスロット発生回路１９の出力は、そのタイ
ムスロットにどの局内回線終端部のベアラ信号を収容す
るかを決める回線編集情報Ａｏと、回線が市内回線か、
市外回線かを決める回線編集情報Ｂｏとを蓄積するコン
トロールメモリ２０に結合される。上記市内回線の場合
に対となる２つの局内回線終端部９を特定する市内回線
対制御回路２１の回線編集情報Ａｏ ”Ａｏ ’出力と
、上記回線編集情９９ Ｂ ｏを常時モニタし、当該回
線が市内回線か否かを判定する市内回線制御回路２２の
出力信号の市内回線制御パルス２６と、それにより市内
回線であれば上記市内回線対制御回路２１で変換された
回線編集情報Ａｏ’ と、市外回線であればコントロー
ルメモリ２０の出力である回線編集情ＱｆＪ Ａ 。
とが選択回路２３にそれぞれ入力する。その出力はＣＩ
ｌ Ｓパルス１５を生成するデコーダ回路２５に入力し
、またＣ１ｌ Ｒパルス１５を生成するデコーダ回路２
４にはコントロールメモリ２０の出力回線編集情報Ａ。
ｌ Ｓパルス１５を生成するデコーダ回路２５に入力し
、またＣ１ｌ Ｒパルス１５を生成するデコーダ回路２
４にはコントロールメモリ２０の出力回線編集情報Ａ。
が直接入力する。
以下その動作を詳細に説明する。
いま、局内回線終端部９の収容数をｎとし、多重化バス
１０および１１のタイムスロット数をＮとし、各タイム
スロットに局内回線終端部９で終端したベアラ回線を１
つ対応づけるものとする。制御部１４のタイムスロット
発生回路１９は、上記Ｎ個のタイムスロットをシーケン
シャルに発生する。そして各タイムスロットに上記ｎ１
Ｉｌの回線を対応づけるものが回線編集情報Ａｏで、市
内回線か否かの情報が回線編集情報Ｂｏとしてコントロ
ールメモリ２０に２進情報として蓄積されている。市内
回線対制御回路２１の制御アルゴリズムとしてはいろい
ろであるが、−例として回線番号を仮にｍとｍ＋１ （
ただし、ｍは奇数でｍ＜ｎ）を対として考えると、ｍか
らｍ＋１の情報交換あるいはｍ＋１からｍへの情報交換
はバイナリ−のＬＳＢのビットの補数変換を行えば良い
。この変換が行われた情報が前記回線編集情報Ａｏ’で
あり、これらの情報は、デコーダ回路２４および２５で
上り回線制御用ＣＨＳおよび下り回線制御用ＣＨＲパル
スとして局内回路終端部９のタイムスロット変換回路１
８に分配される。このタイムスロット変換回路１８は、
加入者からのベアラ信号を入力し、速度変換しかつ上記
Ｃ１（Ｓパルスの位相で上記ベアラ信号を周期的に上り
回線用の多重化バス１０へ出力する。
１０および１１のタイムスロット数をＮとし、各タイム
スロットに局内回線終端部９で終端したベアラ回線を１
つ対応づけるものとする。制御部１４のタイムスロット
発生回路１９は、上記Ｎ個のタイムスロットをシーケン
シャルに発生する。そして各タイムスロットに上記ｎ１
Ｉｌの回線を対応づけるものが回線編集情報Ａｏで、市
内回線か否かの情報が回線編集情報Ｂｏとしてコントロ
ールメモリ２０に２進情報として蓄積されている。市内
回線対制御回路２１の制御アルゴリズムとしてはいろい
ろであるが、−例として回線番号を仮にｍとｍ＋１ （
ただし、ｍは奇数でｍ＜ｎ）を対として考えると、ｍか
らｍ＋１の情報交換あるいはｍ＋１からｍへの情報交換
はバイナリ−のＬＳＢのビットの補数変換を行えば良い
。この変換が行われた情報が前記回線編集情報Ａｏ’で
あり、これらの情報は、デコーダ回路２４および２５で
上り回線制御用ＣＨＳおよび下り回線制御用ＣＨＲパル
スとして局内回路終端部９のタイムスロット変換回路１
８に分配される。このタイムスロット変換回路１８は、
加入者からのベアラ信号を入力し、速度変換しかつ上記
Ｃ１（Ｓパルスの位相で上記ベアラ信号を周期的に上り
回線用の多重化バス１０へ出力する。
また、逆に下り回線用の多重化バス１１から上記ＣＩｌ
Ｒパルスで指定された当該のベアラ信号をタイムスロ
ット変換回路１８に周期的に入力し、速度変換し、加入
者側へ出力する。、そして第８図ｆａ）に示しであるタ
イムスロット番号ＩとＫに収容された回線番号ｘ、ｉ＋
１の２つの回線が市内回線を生成するときには、市内回
線制御回路２２の前記市内回線制御パルス２６によりタ
イムスロット番号ＩとＫのとき市内接続用ゲートスイッ
チ１３が動作し、上り回線用の多重化バス１０と下り回
線用の多重化ハス１１の間の“渡り” （通路）が作ら
れ、上り回線と下り回線の対のタイムスロット制御によ
りこの第８図（ｂｌに示されであるように市内回線が生
成される。
Ｒパルスで指定された当該のベアラ信号をタイムスロ
ット変換回路１８に周期的に入力し、速度変換し、加入
者側へ出力する。、そして第８図ｆａ）に示しであるタ
イムスロット番号ＩとＫに収容された回線番号ｘ、ｉ＋
１の２つの回線が市内回線を生成するときには、市内回
線制御回路２２の前記市内回線制御パルス２６によりタ
イムスロット番号ＩとＫのとき市内接続用ゲートスイッ
チ１３が動作し、上り回線用の多重化バス１０と下り回
線用の多重化ハス１１の間の“渡り” （通路）が作ら
れ、上り回線と下り回線の対のタイムスロット制御によ
りこの第８図（ｂｌに示されであるように市内回線が生
成される。
市外回線の場合には、上述の市内回線接続のための動作
が停止し上り、下り回線とも同じタイムスロットを用い
て市外回線が生成される。
が停止し上り、下り回線とも同じタイムスロットを用い
て市外回線が生成される。
第８図および第９図を参照して詳細に説明する。
第８図は市内回線収容時の動作タイムチャートを含む説
明図である。前記図面符号■、Ｋは前記多重化バス上の
タイムスロット番号を示し、■に回線番号ｔｓＫに回線
番号ｉ＋１を収容すべくコントロールメモリ２０にその
情報が書き込まれており、回線編集情報Ａｏが読み出さ
れている。いま、ｉとｉ＋ｌは市内回線対であるので、
前記市内回線対制御回路２１による制御により回線編集
情報Ａｏ’が生成される。これらの回線編集情報Ａｏ
、 Ａｏ ’がデコーダ回路２４および２５でデコード
され１５−１のＣＨパルス、１５−（ｉ＋１）のＣＨパ
ルスが生成される。これより明らかなように、タイムス
ロット■においては１５−ｉのＣＩ Ｓパルスと１５−
（ｉ＋１）のＣＩｌ Ｒパルスが発生し、その結果第８
図１ｂ）の■なる情報が１５−１から１５−（ｉ＋１）
へ伝送される。
明図である。前記図面符号■、Ｋは前記多重化バス上の
タイムスロット番号を示し、■に回線番号ｔｓＫに回線
番号ｉ＋１を収容すべくコントロールメモリ２０にその
情報が書き込まれており、回線編集情報Ａｏが読み出さ
れている。いま、ｉとｉ＋ｌは市内回線対であるので、
前記市内回線対制御回路２１による制御により回線編集
情報Ａｏ’が生成される。これらの回線編集情報Ａｏ
、 Ａｏ ’がデコーダ回路２４および２５でデコード
され１５−１のＣＨパルス、１５−（ｉ＋１）のＣＨパ
ルスが生成される。これより明らかなように、タイムス
ロット■においては１５−ｉのＣＩ Ｓパルスと１５−
（ｉ＋１）のＣＩｌ Ｒパルスが発生し、その結果第８
図１ｂ）の■なる情報が１５−１から１５−（ｉ＋１）
へ伝送される。
同様にタイムスロットＫにおいて■なる情報が１５−（
ｉ＋１）から１５−１へ伝送され、その結果全二重の市
内回線が形式される。
ｉ＋１）から１５−１へ伝送され、その結果全二重の市
内回線が形式される。
第９図は市外回線収容時の動作タイムチャー１−を含む
説明図である。この場合は市外回線であるので、回線編
集情報ＡＯとＡｏ’の内容は全く同一であり１５−１の
ＣＩｌ ＳパルスおよびＣＩ Ｒパルスは、タイムスロ
ット■において同時に発生し、また、１５−（ｉ＋１）
のＣＨＳパルスおよびＣ）ｌ Ｒパルスも同様にタイム
スロットＫにおいて、同時に発生し第９図（ｂ）の情＠
０、■、■、■のようになり、互いに独立な全二重の市
外回線が生成される。
説明図である。この場合は市外回線であるので、回線編
集情報ＡＯとＡｏ’の内容は全く同一であり１５−１の
ＣＩｌ ＳパルスおよびＣＩ Ｒパルスは、タイムスロ
ット■において同時に発生し、また、１５−（ｉ＋１）
のＣＨＳパルスおよびＣ）ｌ Ｒパルスも同様にタイム
スロットＫにおいて、同時に発生し第９図（ｂ）の情＠
０、■、■、■のようになり、互いに独立な全二重の市
外回線が生成される。
以上のように本発明によれば、第５図の基本構成によっ
て、 （１１局内回線終端部にタイムスロット変換回路を設置
し、複数の局内回線終端部を多重化バス上で結合し、コ
ントロールメモリに蓄積された回線設定情報にて制御す
ることにより、時分割制御スイ・ノチを構成し任意の回
線を任意のタイムスロットへ収容することを可能にする
、（２）上り、下りの多重化バス上に市内接続用ゲート
スイッチを設け、また、市内回線対制御回路と、市内回
線制御回路と選択回路により、１つの回線設定情報から
上り回線制御用ＣＯＳパルスと、下り回線制御用ＣＨＲ
パルスを作成し、任意のタイムスロットを用いた市内回
線の生成を可能とする、 （３）従来の空間分割方式に比べ接続方式を時分割スイ
ッチ方式による小型化、コントロールメモリ制御による
操作性および経済性、信頼度の向上環を可能にする 効果がある。
て、 （１１局内回線終端部にタイムスロット変換回路を設置
し、複数の局内回線終端部を多重化バス上で結合し、コ
ントロールメモリに蓄積された回線設定情報にて制御す
ることにより、時分割制御スイ・ノチを構成し任意の回
線を任意のタイムスロットへ収容することを可能にする
、（２）上り、下りの多重化バス上に市内接続用ゲート
スイッチを設け、また、市内回線対制御回路と、市内回
線制御回路と選択回路により、１つの回線設定情報から
上り回線制御用ＣＯＳパルスと、下り回線制御用ＣＨＲ
パルスを作成し、任意のタイムスロットを用いた市内回
線の生成を可能とする、 （３）従来の空間分割方式に比べ接続方式を時分割スイ
ッチ方式による小型化、コントロールメモリ制御による
操作性および経済性、信頼度の向上環を可能にする 効果がある。
第り図は市外回線と市内回線の構成を示す概要図。
第２図は市外回線と市内回線の従来方式構成図。
第３図は第２図の局内回線終端部の詳細ブロック構成図
。 第４図は第２図の局間回線終端部の詳細ブロック構成図
。 第５図は市外回線と市内回線の本発明方式のブロック構
成図。 第６図は第５図の局内回線終端部の詳細ブロック構成図
。 第７図は第６図の制御部の詳細ブロック構成図。 第８図は本発明の市内回線方式の動作タイムチャートを
含む説明図。 第９図は本発明の市外回線方式の動作タイムチャートと
を含む説明図。 １．９・・・局内回線終端部、２．１２・・・局間回線
終端部、３・・・回線編集用端子接続部、４・・・接続
ケーブル、５．１６・・・加入者線終端用アナログ回路
、６．１７・・・加入者線終端用ディジタル回路、７・
・・多重分離回路、８・・・局間回線終端用回路、１０
・・・上り回線用多重化バス、１１・・・下り回線用多
重化バス、１３・・・市内接続用ゲートスイッチ、１４
・・・制御部、１８・・・タイムスロット変換回路、１
９・・・タイムスロット発生回路、２０・・・コントロ
ールメモリ、２１・・・市内回線対制御回路、２２・・
・市内回線制御回路、詔・・・選択回路、２４、ｂ・・
・デコーダ、Ｉ、Ｋ・・・タイムスロット番号。 特許出願人代理人 弁理士 井 出 直 孝Ｚ３ Ｚ４ 第 １ 口 Ｍ ２ ロ 第 ３ 尊 Ｍ ４ 回 児 ５ 口 児 ７ 図 系９図１、ユヨ□ヨ
。 第４図は第２図の局間回線終端部の詳細ブロック構成図
。 第５図は市外回線と市内回線の本発明方式のブロック構
成図。 第６図は第５図の局内回線終端部の詳細ブロック構成図
。 第７図は第６図の制御部の詳細ブロック構成図。 第８図は本発明の市内回線方式の動作タイムチャートを
含む説明図。 第９図は本発明の市外回線方式の動作タイムチャートと
を含む説明図。 １．９・・・局内回線終端部、２．１２・・・局間回線
終端部、３・・・回線編集用端子接続部、４・・・接続
ケーブル、５．１６・・・加入者線終端用アナログ回路
、６．１７・・・加入者線終端用ディジタル回路、７・
・・多重分離回路、８・・・局間回線終端用回路、１０
・・・上り回線用多重化バス、１１・・・下り回線用多
重化バス、１３・・・市内接続用ゲートスイッチ、１４
・・・制御部、１８・・・タイムスロット変換回路、１
９・・・タイムスロット発生回路、２０・・・コントロ
ールメモリ、２１・・・市内回線対制御回路、２２・・
・市内回線制御回路、詔・・・選択回路、２４、ｂ・・
・デコーダ、Ｉ、Ｋ・・・タイムスロット番号。 特許出願人代理人 弁理士 井 出 直 孝Ｚ３ Ｚ４ 第 １ 口 Ｍ ２ ロ 第 ３ 尊 Ｍ ４ 回 児 ５ 口 児 ７ 図 系９図１、ユヨ□ヨ
Claims (1)
- （１） 局内回線終端部と、局間回線終端部と、両路端
部の間に接続された回線編集用端子接続部とを含む回線
編集方式において、 上記局内回線終端部には、 速度変換機能を有するメモリを含むタイムスロット変換
回路を備え、 上記回線編集用端子接続部には、 上記局内回線終端部が結合される上り回線用多重化バス
および下り回線用多重化バスと、上記上り回線用多重化
バスと下り回線用多重化バスとの間に介在された市内接
続用ゲートスイッチと、 制御部と を備え、 この制御部は、 上記タイムスロット変換回路の書き込み、読み出しの速
度および位相さらに市内接続用ゲートスイッチの制御を
行うタイムスロット発生回路と、上記回線制御情報を蓄
積する上記上り回線および下り回線に対して共通のコン
トロールメモリと、市内回線対制御回路と この回路の出力である市内回路制御情報と上記のコント
ロールメモリの出力である回線制御情報とを市内回線設
定時に切替える選択回路と、上記各情報をデコードし、
各局内回線終端部内のタイムスロット変換回路に対応し
て分配するデコーダ回路とを含み、 この制御部は上記各回路を一元的に集中管理して局内回
路終端部に収容されるデータ信号を所要のタイムスロッ
トに変換し市外回線、市内回線の設定を行うように構成
されたことを特徴とする回線編集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249799A JPS60143048A (ja) | 1983-12-29 | 1983-12-29 | 回線編集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249799A JPS60143048A (ja) | 1983-12-29 | 1983-12-29 | 回線編集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143048A true JPS60143048A (ja) | 1985-07-29 |
Family
ID=17198381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249799A Pending JPS60143048A (ja) | 1983-12-29 | 1983-12-29 | 回線編集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161117A (ja) * | 1987-12-17 | 1989-06-23 | Matsushita Electric Ind Co Ltd | 液量検知装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341021B2 (ja) * | 1972-12-22 | 1978-10-31 | ||
| JPS56104560A (en) * | 1980-01-24 | 1981-08-20 | Nec Corp | Telegram device relaying system |
| JPS57186892A (en) * | 1981-05-13 | 1982-11-17 | Nec Corp | Digital line concentrating switch |
-
1983
- 1983-12-29 JP JP58249799A patent/JPS60143048A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341021B2 (ja) * | 1972-12-22 | 1978-10-31 | ||
| JPS56104560A (en) * | 1980-01-24 | 1981-08-20 | Nec Corp | Telegram device relaying system |
| JPS57186892A (en) * | 1981-05-13 | 1982-11-17 | Nec Corp | Digital line concentrating switch |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161117A (ja) * | 1987-12-17 | 1989-06-23 | Matsushita Electric Ind Co Ltd | 液量検知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4768188A (en) | Optical demand assigned local loop communication system | |
| JPS61144146A (ja) | 通信路設定装置 | |
| US4160128A (en) | Digital data transmission system providing multipoint connections | |
| US3694580A (en) | Time division switching system | |
| EP0116558B1 (en) | Control information communication arrangement for a time division switching system | |
| CA1210841A (en) | Time-space-time switching network using a closed-loop link | |
| US4601029A (en) | Communication switching system | |
| US3637941A (en) | Integrated switching and transmission network for pulse code modulated signals | |
| EP0561490B1 (en) | Method for establishing wideband communications through a time division switching system | |
| JPS60143048A (ja) | 回線編集方式 | |
| AU591987B2 (en) | Apparatus and method for tdm data switching | |
| JPH07193554A (ja) | 多重化装置 | |
| GB1530633A (en) | Digital switch apparatus for a communication network | |
| US6269097B1 (en) | Time switch with the control memory | |
| JP2563770B2 (ja) | 回線設定回路 | |
| GB2164821A (en) | Digital tie line | |
| JPS612454A (ja) | 多元交換方式 | |
| CA1215452A (en) | Space stage arrangement for a t-s-t digital switching system | |
| Fick et al. | Multiplexing and Switching of Data in Synchronous Networks and the Realization in the EDS System | |
| JPH0618356B2 (ja) | 多重変換回路 | |
| JPH0245879B2 (ja) | ||
| JPS60121894A (ja) | デイジタル加入者線信号処理方式 | |
| JPH0220137A (ja) | 加入者線多重変換装置 | |
| JPS59111442A (ja) | ロ−カルエリアネツトワ−ク方式 | |
| JPH0828693B2 (ja) | 多重変換回路 |