JPS60117643A - 双方向性ツエナ−ダイオ−ド - Google Patents
双方向性ツエナ−ダイオ−ドInfo
- Publication number
- JPS60117643A JPS60117643A JP58226154A JP22615483A JPS60117643A JP S60117643 A JPS60117643 A JP S60117643A JP 58226154 A JP58226154 A JP 58226154A JP 22615483 A JP22615483 A JP 22615483A JP S60117643 A JPS60117643 A JP S60117643A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- pellet
- wafer
- bump electrode
- bidirectional zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12035—Zener diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明はバンプ電極を表裏面に形成した双方向性ツェナ
ーダイオードのダイオードベレットの形状に関し、詳し
くはベレットウェーハを切断分離してダイオードペレッ
トを得る工程において、歩留向上が期待できる形状を提
供するものである。
ーダイオードのダイオードベレットの形状に関し、詳し
くはベレットウェーハを切断分離してダイオードペレッ
トを得る工程において、歩留向上が期待できる形状を提
供するものである。
口、従来技術における問題点
ダイオードのパッケージ構造に関する一例として、第１
図に示すような０１１０ダイオード（ダブル・ヒートシ
ンク・ダイオード）（１）がある、これはリード部（２
ａ）とスラグ部（２ｂ）とからなる一対のスラブリード
（２）（２）を使用し、ガラス管（３）内で、ダイオー
ドペレット（４）をスラグ部（２ｂ） （２ｂ）にて挾
持し、ガラス管（３）の両端を該スラグ部（２ｂ） （
２ｂ）に融着させて封止するものである。このＤＩＤダ
イオード（１）はダイオードペレット（４）に突出形成
した銀のバンプ電極（４ａ）のクッション作用を利用し
て、電極とスラグリード（２）（２）との接続を行なえ
るので製造が容易であり、且つスラグ部（２ｂ） （２
ｂ）がダイオードペレット（４）の発生熱のヒートシン
ク部として機能する効果がある。
図に示すような０１１０ダイオード（ダブル・ヒートシ
ンク・ダイオード）（１）がある、これはリード部（２
ａ）とスラグ部（２ｂ）とからなる一対のスラブリード
（２）（２）を使用し、ガラス管（３）内で、ダイオー
ドペレット（４）をスラグ部（２ｂ） （２ｂ）にて挾
持し、ガラス管（３）の両端を該スラグ部（２ｂ） （
２ｂ）に融着させて封止するものである。このＤＩＤダ
イオード（１）はダイオードペレット（４）に突出形成
した銀のバンプ電極（４ａ）のクッション作用を利用し
て、電極とスラグリード（２）（２）との接続を行なえ
るので製造が容易であり、且つスラグ部（２ｂ） （２
ｂ）がダイオードペレット（４）の発生熱のヒートシン
ク部として機能する効果がある。
而して双方向性ツェナーダイオードを、上記０１１０ダ
イオード構造で組立てようとする場合、そのダイオード
ペレット（５）の形状は第２図に示すように、表裏面に
銀のバンプ電極（６）（６）が突出形成されたものとな
る。なお、第２図において、（７）はＮ型の半導体基板
、（８）（８＞はＰ型不純物拡散により形成したＰ型頭
域、（９）（９）は絶縁性の保護酸化膜である。
イオード構造で組立てようとする場合、そのダイオード
ペレット（５）の形状は第２図に示すように、表裏面に
銀のバンプ電極（６）（６）が突出形成されたものとな
る。なお、第２図において、（７）はＮ型の半導体基板
、（８）（８＞はＰ型不純物拡散により形成したＰ型頭
域、（９）（９）は絶縁性の保護酸化膜である。
上記双方向性ツェナーダイオードのダイオードペレット
（５）は次のようにして製造されている。
（５）は次のようにして製造されている。
まず、半導体ウェーハ（シリコン基板）の表裏面にフォ
トリソグラフィ法を用いて、不純物の選択拡散等の処理
を行い、基盤口状に配列された多数の双方向性ツェナー
ダイオード素子を形成し、さらに各ダイオード素子の表
裏面の電極形成部分に銀の電解メッキを選択的に施こし
て第３図に示すようなペレットウェーハ（１ｏ）を製作
する。しかる後、このペレットウェーハ（１０）を、第
４図に示すような各ダイオード素子（１１） （１１）
−の区画線（１２） （１２）−に沿って切断分離し、
第２図に示すようなダイオードペレット（５）を得る。
トリソグラフィ法を用いて、不純物の選択拡散等の処理
を行い、基盤口状に配列された多数の双方向性ツェナー
ダイオード素子を形成し、さらに各ダイオード素子の表
裏面の電極形成部分に銀の電解メッキを選択的に施こし
て第３図に示すようなペレットウェーハ（１ｏ）を製作
する。しかる後、このペレットウェーハ（１０）を、第
４図に示すような各ダイオード素子（１１） （１１）
−の区画線（１２） （１２）−に沿って切断分離し、
第２図に示すようなダイオードペレット（５）を得る。
上記ダイオードソー７ｌ−（５）の切断分離ば、一般に
次の二種の方法のいずれかを用いている。
次の二種の方法のいずれかを用いている。
第１の方法は第５図に示すようにペレットウェーハ（１
０）の一方の面に粘着性テープ（１３）を貼り付け、ダ
イオード素子（１１） （ＩＩＬ−・の区画線（１２）
（１２）−に沿って上面からペレットウェーハ（１０
）の厚さの半分まで、グイシングツ−（１４）を用いて
切込み（１０”）を形成し、次に切込み（１０’ ）を
形成したペレットウェーハ（１０）の上面に粘着性テー
プ（１５）を貼り付け、さらに第６図に示すように、こ
れを裏返してゴム板（１６）の上に置き、ローラ（１７
）で上から押圧しながら、前後左右に動かして各ダイオ
ード素子（１１）（１１）（１１）・−を分割してダイ
オードペレット（５）（５）−−−−一を得るものであ
る。
０）の一方の面に粘着性テープ（１３）を貼り付け、ダ
イオード素子（１１） （ＩＩＬ−・の区画線（１２）
（１２）−に沿って上面からペレットウェーハ（１０
）の厚さの半分まで、グイシングツ−（１４）を用いて
切込み（１０”）を形成し、次に切込み（１０’ ）を
形成したペレットウェーハ（１０）の上面に粘着性テー
プ（１５）を貼り付け、さらに第６図に示すように、こ
れを裏返してゴム板（１６）の上に置き、ローラ（１７
）で上から押圧しながら、前後左右に動かして各ダイオ
ード素子（１１）（１１）（１１）・−を分割してダイ
オードペレット（５）（５）−−−−一を得るものであ
る。
第２の方法は第７図に示すようにペレットウェーハ（１
０）の下面をワックス（１８）を介してガラス板（１９
）に貼付はダイオードソー（１４）を用いてペレットウ
ェーハ（１ｏ）の下面に達するまで切込み、各ダイオー
ド素子（１１） （１１）−を切断分離してダイオード
ペレット（５）（５）−を得るものである。
０）の下面をワックス（１８）を介してガラス板（１９
）に貼付はダイオードソー（１４）を用いてペレットウ
ェーハ（１ｏ）の下面に達するまで切込み、各ダイオー
ド素子（１１） （１１）−を切断分離してダイオード
ペレット（５）（５）−を得るものである。
しかしながら上記第１及び第２の方法のいずれによって
切断分離作業を行っても、ベレントウェーハ（１０）に
分散形成されている先端形状が丸い多数のバンブ電極（
６）（６）に分断時の押圧が加わるので、特に、切断り
１にペレットウェーハ（１０）の固定が不充分になり、
無理な力がペレットウェーハ（１ｏ）に不都合にも加わ
りクランクが生じたり、分離されたダイオードペレット
（５）に第８図に示すような欠け（２ｏ）（チッピング
）が生じ、ここから侵入する異物によって特性が劣化す
る問題があった。なお、上記問題が生じる一態様を示す
と、第９図に示すように、バンブ電極（６）（６Ｌ−の
高さは一般に中央部は端部より低く不均一であり、バン
ブ電極（６°）が低くて上方からの押圧力を支持できな
いダイオード素子（１１）の切断時に、ペレットウェー
ハ（１ｏ）を歪ませるカが作用しクランク（２１） （
２１）が生じるのである。また上記問題点は各ダイオー
ドソーン） （５）（’５）−・が分断される際にも生
じるものであり、上記第１の方法では、第６図に示した
ローラ（１７）によるブレーキングの際に起き、と上記
第２の方法では第７図に示したグイシングツ−（１４）
による切断の瞬間に起きる。
切断分離作業を行っても、ベレントウェーハ（１０）に
分散形成されている先端形状が丸い多数のバンブ電極（
６）（６）に分断時の押圧が加わるので、特に、切断り
１にペレットウェーハ（１０）の固定が不充分になり、
無理な力がペレットウェーハ（１ｏ）に不都合にも加わ
りクランクが生じたり、分離されたダイオードペレット
（５）に第８図に示すような欠け（２ｏ）（チッピング
）が生じ、ここから侵入する異物によって特性が劣化す
る問題があった。なお、上記問題が生じる一態様を示す
と、第９図に示すように、バンブ電極（６）（６Ｌ−の
高さは一般に中央部は端部より低く不均一であり、バン
ブ電極（６°）が低くて上方からの押圧力を支持できな
いダイオード素子（１１）の切断時に、ペレットウェー
ハ（１ｏ）を歪ませるカが作用しクランク（２１） （
２１）が生じるのである。また上記問題点は各ダイオー
ドソーン） （５）（’５）−・が分断される際にも生
じるものであり、上記第１の方法では、第６図に示した
ローラ（１７）によるブレーキングの際に起き、と上記
第２の方法では第７図に示したグイシングツ−（１４）
による切断の瞬間に起きる。
ハ０発明の目的
本発明は上記従来の問題点に鑑み、これを改良したもの
で、ペレットウェーハからのダイオードペレットの切り
離しが無理な力を与えることなく行え、ベレットにクラ
ンクや欠けを生じない双方向性ツェナータイオードを提
供することを目的とする。
で、ペレットウェーハからのダイオードペレットの切り
離しが無理な力を与えることなく行え、ベレットにクラ
ンクや欠けを生じない双方向性ツェナータイオードを提
供することを目的とする。
二９発明の構成
本発明はバンブ電極をダイオードペレットの表裏面に形
成した双方向性ツェナーダイオードにおいて、一方面の
バンブ電極を、他方面のバンブ電極の高さより低く且つ
台形状にしたことを特徴とする。
成した双方向性ツェナーダイオードにおいて、一方面の
バンブ電極を、他方面のバンブ電極の高さより低く且つ
台形状にしたことを特徴とする。
ホ、実施例 −
上記構成のダイオードペレットを得るには次のような実
施例がある。
施例がある。
第１の実施例は第１０図に示すようにバンブ電極（６）
（６）−が形成されたペレットウェーハ（１０）の一方
の面に、各バンブ電極（６）（６）−の先端部分のみが
露出する厚さでワックス（２２）を塗布し、この後ワッ
クス（２２）の塗布面にサンドブラスト処理又は液体ホ
ーニング処理によって各バンブ電極（６） （［３）−
の先端部分を削り落とすものである。この処理によって
一方の面の各バンブ電極（６）（６）・−・の高さは低
くなり、且つ台形状になる。
（６）−が形成されたペレットウェーハ（１０）の一方
の面に、各バンブ電極（６）（６）−の先端部分のみが
露出する厚さでワックス（２２）を塗布し、この後ワッ
クス（２２）の塗布面にサンドブラスト処理又は液体ホ
ーニング処理によって各バンブ電極（６） （［３）−
の先端部分を削り落とすものである。この処理によって
一方の面の各バンブ電極（６）（６）・−・の高さは低
くなり、且つ台形状になる。
第２の実施例は各ダイオード素子が形成された半導体基
板（ペレットウェーハ）の表裏面の電極形成部分に電解
メッキにより銀のバンブ電極を形成する際、通電電流の
通電時間を加減してバンブ電極の高さを設定するもので
ある。つまり一方の面のバンブ電極の高さを他方の面の
バンブ電極の高さより低くする場合には、一方の面のメ
ッキ通電時間を短くするのである。すると、高さが低い
一方の面のバンブ電極はメッキ液中における電極への電
光集中効果によってその形状が丸くなる前に、メッキ処
理が終了するので、平坦な台形状に形成される。
板（ペレットウェーハ）の表裏面の電極形成部分に電解
メッキにより銀のバンブ電極を形成する際、通電電流の
通電時間を加減してバンブ電極の高さを設定するもので
ある。つまり一方の面のバンブ電極の高さを他方の面の
バンブ電極の高さより低くする場合には、一方の面のメ
ッキ通電時間を短くするのである。すると、高さが低い
一方の面のバンブ電極はメッキ液中における電極への電
光集中効果によってその形状が丸くなる前に、メッキ処
理が終了するので、平坦な台形状に形成される。
上記第１の実施例又は第２の実施例によって、一方の面
に高さが低く、且つ台形状のバンブ電極が形成されたペ
レットウェーハ（１０）は、先に説明した第５図及び第
６図に示した切断分離方法又は第７図に示した切断・分
離方法によって各ダイオード素子ごとに分離される。こ
の場合高さが低く且つ平坦な台形状のバンブ電極（６”
） （６” ）・−を有する面は、第１１図又は第１２
図に示すように切り離し時に下になるようにする。この
切り離し時に上方からの押圧力はバンブ電極（６” ）
（６’”）−の面積が大きくなった平坦な面で受けら
れるから、ペレットウェーハ（１０）を安定性良く支持
することができ、分断時に無理な力が作用するのを防止
できる。従ってペレットウェーハ（１０）にクランクが
入ること、並びにダイオード素子ッｊ−（５）のチッピ
ングを減少できる。またバンブ電極（６” ） （６°
”）・−・を低くすることにより、その高さを均一化で
きるから、第６図で説明したようなバンブ電極（６）（
６）・・・−の高低差に起因する歪み力の発生を防止し
て、上記クランク並びにチッピングの発生を減少できる
。
に高さが低く、且つ台形状のバンブ電極が形成されたペ
レットウェーハ（１０）は、先に説明した第５図及び第
６図に示した切断分離方法又は第７図に示した切断・分
離方法によって各ダイオード素子ごとに分離される。こ
の場合高さが低く且つ平坦な台形状のバンブ電極（６”
） （６” ）・−を有する面は、第１１図又は第１２
図に示すように切り離し時に下になるようにする。この
切り離し時に上方からの押圧力はバンブ電極（６” ）
（６’”）−の面積が大きくなった平坦な面で受けら
れるから、ペレットウェーハ（１０）を安定性良く支持
することができ、分断時に無理な力が作用するのを防止
できる。従ってペレットウェーハ（１０）にクランクが
入ること、並びにダイオード素子ッｊ−（５）のチッピ
ングを減少できる。またバンブ電極（６” ） （６°
”）・−・を低くすることにより、その高さを均一化で
きるから、第６図で説明したようなバンブ電極（６）（
６）・・・−の高低差に起因する歪み力の発生を防止し
て、上記クランク並びにチッピングの発生を減少できる
。
なお、本発明の双方向性ツェナーダイオードペレット（
５）の寸法の一例を第１３図に示す。すなわち−辺りが
３５０μ１ｍ角で厚みｔが３００〜４００ ｐ ｍのダ
イオードペレット（５）では、高い方のバンブ電極（６
）の高さＨは５０〜７０μｍにし、低い方のバンブ電極
（６１′）の高さｈは１０〜３０μｍにする。なおバン
ブ電極の高さが１０μｍ未満になると第゛１図に示す０
１１０ダイオード封止構造にダイオードペレットを封入
する際、スラグ部（２ｂ）のＣｕ、、 Ｆｅ５Ｎｉ等の
金属がダイオードペレット（５）内のＰＮ接合部まで到
達し合金化して特性を劣化させる恐れがあるので、１０
μｍ以上の高さは確保する必要がある。
５）の寸法の一例を第１３図に示す。すなわち−辺りが
３５０μ１ｍ角で厚みｔが３００〜４００ ｐ ｍのダ
イオードペレット（５）では、高い方のバンブ電極（６
）の高さＨは５０〜７０μｍにし、低い方のバンブ電極
（６１′）の高さｈは１０〜３０μｍにする。なおバン
ブ電極の高さが１０μｍ未満になると第゛１図に示す０
１１０ダイオード封止構造にダイオードペレットを封入
する際、スラグ部（２ｂ）のＣｕ、、 Ｆｅ５Ｎｉ等の
金属がダイオードペレット（５）内のＰＮ接合部まで到
達し合金化して特性を劣化させる恐れがあるので、１０
μｍ以上の高さは確保する必要がある。
また、ダイオードへレット（５）の表裏のバンブ電極（
６’） （６”′）を共に低くすると、封入時のクッシ
ョン効果が弱まり、ダイオードペレット（５）のＰＮ接
合部にストレスがかかり、電流のリーク等が発生ずる恐
れがあるから、結局本発明のように、表裏のバンブ電極
（６）（６°゛）を高いものと低いものとの組合せにす
る必要がある。
６’） （６”′）を共に低くすると、封入時のクッシ
ョン効果が弱まり、ダイオードペレット（５）のＰＮ接
合部にストレスがかかり、電流のリーク等が発生ずる恐
れがあるから、結局本発明のように、表裏のバンブ電極
（６）（６°゛）を高いものと低いものとの組合せにす
る必要がある。
ハ０発明の効果
本発明によれば、双方向性ツェナーダイオードのダイオ
ードペレットをペレ７＋・ウェーッ＼から分離する際に
ペレットウェーッ＼を安定性良く固定できるから、分離
時にペレットウェーッ＼にクラックが入ること、並びに
分離されたダイオードペレットへのチッピングが防止さ
れ、双方向性ツェナーダイオード素子製造の飛曜的な歩
留り向上、並びに特性向上の効果がある。
ードペレットをペレ７＋・ウェーッ＼から分離する際に
ペレットウェーッ＼を安定性良く固定できるから、分離
時にペレットウェーッ＼にクラックが入ること、並びに
分離されたダイオードペレットへのチッピングが防止さ
れ、双方向性ツェナーダイオード素子製造の飛曜的な歩
留り向上、並びに特性向上の効果がある。
第１図は０１１０ダイオードの構造を示す断面図、第２
図は双方向性ツェナーダイオードペレットの構造を示す
断面図、第３図及び第４図は双方向性ツェナーダイオー
ドを製造するためのべレフトウェーへの側面図及び平面
図、第５図及び第６図は夫々ペレットウェーハからダイ
オードペレットを切断分離する方法を説明する断面図、
第７図はペレットウェーハからダイオードペレットを切
断分離する第２の方法を゛発明する断面図、第８図はチ
ッピングが生じた従来のダイオードペレットの斜視図、
第９図はバンブ電極の高さに差がある場合にブレーキン
グによってクランクが入る状態を示す断面図、第１０図
は本発明のダイオードペレットを得るための第１の実施
例によるペレットウェーハの断面図、第１１図及び第１
２図は夫々本発明に係るペレットウェーハを切断分離す
る作業を示すペレットウェーハの断面図、第１３図は本
発明に係るダイオードペレットの寸法例を示す正面視し
た外形図である。 （５）−・−ダイオードペレット、 ＜６） （６”
）・−・−バンブ電極。 （１１）
図は双方向性ツェナーダイオードペレットの構造を示す
断面図、第３図及び第４図は双方向性ツェナーダイオー
ドを製造するためのべレフトウェーへの側面図及び平面
図、第５図及び第６図は夫々ペレットウェーハからダイ
オードペレットを切断分離する方法を説明する断面図、
第７図はペレットウェーハからダイオードペレットを切
断分離する第２の方法を゛発明する断面図、第８図はチ
ッピングが生じた従来のダイオードペレットの斜視図、
第９図はバンブ電極の高さに差がある場合にブレーキン
グによってクランクが入る状態を示す断面図、第１０図
は本発明のダイオードペレットを得るための第１の実施
例によるペレットウェーハの断面図、第１１図及び第１
２図は夫々本発明に係るペレットウェーハを切断分離す
る作業を示すペレットウェーハの断面図、第１３図は本
発明に係るダイオードペレットの寸法例を示す正面視し
た外形図である。 （５）−・−ダイオードペレット、 ＜６） （６”
）・−・−バンブ電極。 （１１）
Claims (1)
- （１） バンプ電極をダイオードペレットの表裏面に形
成した双方向ツェナーダイオードにおいて、一方面のバ
ンプ電極を、他方面のバンプ電極の高さより低く且つ台
形状にしたことを特徴とする双方向性ツェナーダイオー
ド。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226154A JPS60117643A (ja) | 1983-11-29 | 1983-11-29 | 双方向性ツエナ−ダイオ−ド |
| KR1019840007947A KR850005168A (ko) | 1983-11-29 | 1984-12-14 | 쌍방성 제너 다이오우드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226154A JPS60117643A (ja) | 1983-11-29 | 1983-11-29 | 双方向性ツエナ−ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117643A true JPS60117643A (ja) | 1985-06-25 |
Family
ID=16840703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58226154A Pending JPS60117643A (ja) | 1983-11-29 | 1983-11-29 | 双方向性ツエナ−ダイオ−ド |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60117643A (ja) |
| KR (1) | KR850005168A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3818894A1 (de) * | 1987-06-05 | 1988-12-22 | Hitachi Ltd | Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung |
| JP2009100592A (ja) * | 2007-10-18 | 2009-05-07 | Viscas Corp | 電力ケーブル接続部 |
-
1983
- 1983-11-29 JP JP58226154A patent/JPS60117643A/ja active Pending
-
1984
- 1984-12-14 KR KR1019840007947A patent/KR850005168A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3818894A1 (de) * | 1987-06-05 | 1988-12-22 | Hitachi Ltd | Lottraeger, verfahren zu dessen herstellung und verfahren zur montage von halbleiteranordnungen unter dessen verwendung |
| JP2009100592A (ja) * | 2007-10-18 | 2009-05-07 | Viscas Corp | 電力ケーブル接続部 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850005168A (ko) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102014104630B4 (de) | Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend | |
| WO2003044872A1 (fr) | Dispositif electroluminescent semi-conducteur compose et son procede de fabrication | |
| JP3810204B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4411695B2 (ja) | 窒化物半導体発光素子 | |
| US9117801B2 (en) | Semiconductor devices having a glass substrate, and method for manufacturing thereof | |
| KR20080112106A (ko) | 기판 접합 방법 및 반도체 장치 | |
| JP2007165858A (ja) | 垂直構造の窒化物半導体素子の製造方法 | |
| JP2007158133A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP2006024829A (ja) | 半導体装置及びその製造方法 | |
| EP1742278B1 (en) | Vertical structure light emitting diode and fabricating method thereof | |
| JPS60117643A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP3407334B2 (ja) | 半導体発光素子 | |
| DE10307280B4 (de) | Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements | |
| JP2007158129A (ja) | 半導体素子 | |
| JP2007158111A (ja) | 半導体デバイスの製造方法 | |
| JPS5946415B2 (ja) | 半導体装置の製造方法 | |
| JP2007096090A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| JPS5833706Y2 (ja) | 半導体ペレット | |
| JP2542718B2 (ja) | Ｄｈｄ型ダイオ―ドの製造方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JPH07321412A (ja) | 半導体装置 | |
| JPS6347358B2 (ja) | ||
| JPH05110140A (ja) | 化合物半導体光デバイス | |
| JPS58166767A (ja) | 過電圧保護付きサイリスタの製造方法 | |
| JP2611441B2 (ja) | 半導体レーザ素子のｐ型オーミック電極 |