JPS60103940U - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPS60103940U JPS60103940U JP19556583U JP19556583U JPS60103940U JP S60103940 U JPS60103940 U JP S60103940U JP 19556583 U JP19556583 U JP 19556583U JP 19556583 U JP19556583 U JP 19556583U JP S60103940 U JPS60103940 U JP S60103940U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase lock
- frequency divider
- selection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の分周回路のブロック回路図、第２図は本
考案の一実施例のブロック回路図、第３図は第２図の実
施例の動作を説明するための波形図である。 １・・・２てい倍回路、２・・・分周器、３・・・入力
端子、４・・・出力端子、１１・・・２相りロック信号
発生回路、１２・・・選択回路、１３・・・計数回路。
考案の一実施例のブロック回路図、第３図は第２図の実
施例の動作を説明するための波形図である。 １・・・２てい倍回路、２・・・分周器、３・・・入力
端子、４・・・出力端子、１１・・・２相りロック信号
発生回路、１２・・・選択回路、１３・・・計数回路。
Claims (1)
- 入力クロック信号を２相りロック信号とする２相りロッ
ク発生回路と、前記２相りロック発生回路の２つのクロ
ック出力の一方を、選択信号に応じて選択する選択回路
と、前記選択回路の出力パルスを計数し、予め決められ
た数のパルス毎に反転する出力を出すと共に前記選択回
路に対して選択信号を印加する計数回路とを有すること
を特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556583U JPS60103940U (ja) | 1983-12-20 | 1983-12-20 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19556583U JPS60103940U (ja) | 1983-12-20 | 1983-12-20 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103940U true JPS60103940U (ja) | 1985-07-16 |
Family
ID=30419940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19556583U Pending JPS60103940U (ja) | 1983-12-20 | 1983-12-20 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103940U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153842A (en) * | 1980-04-28 | 1981-11-28 | Sanyo Electric Co Ltd | (n-1/2) frequency dividing circuit |
-
1983
- 1983-12-20 JP JP19556583U patent/JPS60103940U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153842A (en) * | 1980-04-28 | 1981-11-28 | Sanyo Electric Co Ltd | (n-1/2) frequency dividing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60103940U (ja) | 分周回路 | |
| JPS59143149U (ja) | 積分判定回路 | |
| JPH01169828U (ja) | ||
| JPS604042U (ja) | 分周回路 | |
| JPS60180139U (ja) | 計数回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS611932U (ja) | 分周回路 | |
| JPS60169960U (ja) | クロツク信号抽出回路 | |
| JPS59147197U (ja) | 残響効果装置 | |
| JPS59180527U (ja) | 定パルス幅信号発生器 | |
| JPS5952732U (ja) | パルス幅制御装置 | |
| JPH0419834U (ja) | ||
| JPS5988946U (ja) | 入力回路 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPS58538U (ja) | デ−タ速度変換回路 | |
| JPS6057225U (ja) | デジタル信号入力回路 | |
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPS6037932U (ja) | パルスジエネレ−タ | |
| JPS60158338U (ja) | カウンタ−装置 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS60109133U (ja) | 半導体集積回路 | |
| JPS59180531U (ja) | パルス発生装置 | |
| JPS60139342U (ja) | 奇数分周回路 | |
| JPS5866366U (ja) | パルス周期測定装置 | |
| JPS5952763U (ja) | 制御用クロツクパルスおよびダイヤルパルス発生装置 |