JPS60100183A - Iamge magnifier - Google Patents
Iamge magnifierInfo
- Publication number
- JPS60100183A JPS60100183A JP58208479A JP20847983A JPS60100183A JP S60100183 A JPS60100183 A JP S60100183A JP 58208479 A JP58208479 A JP 58208479A JP 20847983 A JP20847983 A JP 20847983A JP S60100183 A JPS60100183 A JP S60100183A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- data
- address
- image memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、メモリを用いて画素間の部間演算を行ない画
像の拡大を行なう画像拡大装置に関するものである0
従来、画像拡大装置は、すでに種々の構成のものが提案
され、かつ実用化されているが、比較的簡単な構成で画
像の拡大が可能であるものとしては、同一の画素を表示
する時間を長くして実現するものがある。例えば、第1
図に示すものは、画像メモリの読み出しコントローラ1
の出力するX及びYアドレスの下位1ビツトづつを無効
とし、さらに任意の位置の拡大を行うためにアドレス制
御回路2を通し、アドレスを演算して画像メモリ3をア
クセスし画像の拡大を行うものである0即ち画像は画像
メモリ3に書き込まれているデータを2度読み出すこと
により表示データ3σとし、表示装置4に拡大して表示
される。このため第2図に示すごとく原画像(A)は拡
大画像(B)のようになる。従って第7図(A)のよう
な画像に対しては同図(E)のようにギザギザの目立つ
劣化したものとなる。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image enlarging device that enlarges an image by performing inter-pixel calculations using a memory. Conventionally, image enlarging devices have already come in various configurations. One method that has been proposed and put into practical use that allows image enlargement with a relatively simple configuration is to display the same pixel for a longer period of time. For example, the first
The figure shows the image memory read controller 1.
The lower one bit of the X and Y address output by the is invalidated, and in order to further enlarge an arbitrary position, the address is operated through the address control circuit 2, and the image memory 3 is accessed to enlarge the image. 0, that is, the image is displayed as display data 3σ by reading out the data written in the image memory 3 twice, and is enlarged and displayed on the display device 4. Therefore, as shown in FIG. 2, the original image (A) becomes an enlarged image (B). Therefore, an image like that shown in FIG. 7(A) becomes noticeably jagged and degraded as shown in FIG. 7(E).
本発明は、隣接する画素を演算し補間を行う事で、良好
な画像の拡大を行う事を目的とするものである。以下実
施例について詳細に説明する。An object of the present invention is to perform good image enlargement by calculating and interpolating adjacent pixels. Examples will be described in detail below.
第3図は本発明の実施例のブロック線図である。FIG. 3 is a block diagram of an embodiment of the present invention.
5は読み出しコントローラであり、出力されるアドレス
バスXA、YAは・拡大をしない場合・直接メモリ7を
アクセスする。6はアドレス制御回路であり、拡大を行
う場合、その被拡大位置を画像の中から任意に設定する
ものである◇7は画像メモリで、表示される画像データ
を記憶しておくものであり、第4図に示すように一度の
アクセスで隣接した画素も含めて4画素を同時にアクセ
ス出来るものである。例えばアドレスXA’、YA’と
して(−+y)を与えた場合、A出力には(2+y)の
アドレスのデータ、B出力には(x+1+V)のアドレ
スのデータ、C出力には(Z+11+1)のアドレスの
データ、D出力には(霧+1+ y + 1 )のアド
レスのデータが出力されるものである。8は補間演算メ
モリであり、前記A〜Dのデータに対して補間データZ
を演算するものである。このときの補間の位置は読み出
しコントローラ5により与えられる。9は表示装置であ
り、補間演算メモリ8の出力データz、を画像表示する
ためのものである。Reference numeral 5 denotes a read controller, and output address buses XA and YA directly access the memory 7 when no expansion is performed. 6 is an address control circuit, which arbitrarily sets the position to be enlarged from within the image when enlarging. ◇ 7 is an image memory, which stores the image data to be displayed. As shown in FIG. 4, four pixels including adjacent pixels can be accessed simultaneously in one access. For example, if (-+y) is given as the addresses XA' and YA', the A output will be the data at the address (2+y), the B output will be the data at the (x+1+V) address, and the C output will be the address (Z+11+1). The data at the address (Fog + 1 + y + 1) is output to the D output. 8 is an interpolation calculation memory, which stores interpolation data Z for the data A to D.
It is used to calculate. The interpolation position at this time is given by the read controller 5. Reference numeral 9 denotes a display device for displaying the output data z of the interpolation calculation memory 8 as an image.
次に動作について説明する。読み出しコントローラ5か
ら出力されたアドレスバスXA、YAiJ、アドレス制
御回路乙に入力される0アドレス制御回路6は、与えら
れたアドレスに対してX、Y各々にオフセット値を加え
ることで、任意の位litの拡大を行う。このアドレス
は画像メモリ7に与えられ、前記のごとく隣接した画素
も含め4画素分のデータA〜Dを出力する。このデータ
は補間演算メモリ8に与えられ、補間の演算を行う。補
間の位置は読み出しコントローラ5のX、Yアドレスの
最下位ビットX。、Yoにより認識される。Next, the operation will be explained. The 0 address control circuit 6, which is input to the address buses XA and YAiJ output from the read controller 5 and the address control circuit B, reads an arbitrary position by adding an offset value to each of X and Y for the given address. Extend lit. This address is given to the image memory 7, which outputs data A to D for four pixels including adjacent pixels as described above. This data is given to the interpolation calculation memory 8, and interpolation calculations are performed. The interpolation position is the least significant bit X of the X, Y address of the read controller 5. , Yo.
補間は2つのデータ間で行なわれるが、これをそれぞれ
p、qとし、その補間データをZ=f(pIq)とした
場合、出力されるデータを第5図に示す。表示装M9は
、このデータを順次表示する。Interpolation is performed between two pieces of data, and when these are respectively p and q and the interpolated data is Z=f(pIq), the output data is shown in FIG. The display device M9 sequentially displays this data.
従って本発明の画像拡大装置では、第6図に示すように
原画像(A)の各画素間の補間を順次行ない拡大画像(
B)にするため良好な拡大が行なえる。Therefore, the image enlarging device of the present invention sequentially performs interpolation between each pixel of the original image (A) as shown in FIG.
B), good enlargement can be performed.
例えば従来の装置では第7図(A)の原画像を拡大した
場合(B)の様になり画像が劣化したが、本発明の装置
では(0)の様にスムーズな拡大が行なわれる。For example, when the original image in FIG. 7(A) is enlarged with a conventional device, the image deteriorates as shown in FIG. 7(B), but with the device of the present invention, smooth enlargement is performed as shown in FIG. 7(0).
以上述べた通り本発明によれば、各画素に対し補間演算
により得られた補間データを瞬接させて拡大画像を得る
構成としたので、従来の方法に比ベスムーズな画像拡大
を行うことができた。更に補間演算メモリの演算法を変
える小により、画像強ル、1にも応用できる。As described above, according to the present invention, since an enlarged image is obtained by instantaneously contacting each pixel with interpolated data obtained by interpolation calculation, image enlargement can be performed more smoothly than conventional methods. Ta. Furthermore, by changing the calculation method of the interpolation calculation memory, it can also be applied to image strength 1.
第1図は従来の画像拡大装置のブロックIIj図、第2
図(A) 、 (E)は従来の画像拡大装置による拡大
された画像を示す説明図、第6図は本発明の画像拡大装
置のブロック線図、第4図は本発明で用いた画像メモリ
の説明図、第5図は本発明で用いた補間演算メモリの入
力−出力を示す説明図、第6図(Al l (B)は本
発明の画像拡大装置によって拡大された画像を示す説明
図、第7図(A) 、 CB) l (0)は原画像罠
対して従来の装置で拡大を行なった場合と、本研究の装
置で拡大を行なった場合の画像例を示す説明図である。
5・・・読み出しコントローラ
6・・・アドレス制御回路
7・・・画像メモリ
8・・・補間演算メモリ
以 」二
出願人 セイコー電子工業株式会社
代理人 弁理士 最上 務
第1図
第2図
(A) (B)
第3図
第4図
ソ んFigure 1 is a block IIj diagram of a conventional image enlarging device;
Figures (A) and (E) are explanatory diagrams showing enlarged images by a conventional image enlarger, Figure 6 is a block diagram of the image enlarger of the present invention, and Figure 4 is an image memory used in the present invention. , FIG. 5 is an explanatory diagram showing the input-output of the interpolation calculation memory used in the present invention, and FIG. 6 is an explanatory diagram showing an image enlarged by the image enlarging device of the present invention. , Fig. 7(A), CB) l (0) are explanatory diagrams showing examples of images when the original image trap is enlarged using a conventional device and when enlarged using the device of this research. . 5. Readout controller 6. Address control circuit 7. Image memory 8. ) (B) Figure 3 Figure 4
Claims (1)
リに接続され画像メモリの読み出しを制御するためのア
ドレス制御回路と、このアドレス制御回路に接続された
読み出しコントローラと、前記画像メモリおよび読み出
しコントローラに接続された補則演算メモリとを備え、
前記画像メモリの各画素に対し前記補間演算メモリによ
って出力された補間データを瞬接させて表示するように
構成したことを特徴とする画像拡大装置。An image memory containing pixels for one screen, an address control circuit connected to this image memory for controlling readout of the image memory, a readout controller connected to this address control circuit, and the image memory and readout controller. Supplementary law calculation memory connected to
An image enlarging device characterized in that the image enlarging device is configured to display interpolated data outputted by the interpolation calculation memory in instant contact with each pixel of the image memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58208479A JPS60100183A (en) | 1983-11-07 | 1983-11-07 | Iamge magnifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58208479A JPS60100183A (en) | 1983-11-07 | 1983-11-07 | Iamge magnifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60100183A true JPS60100183A (en) | 1985-06-04 |
Family
ID=16556842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58208479A Pending JPS60100183A (en) | 1983-11-07 | 1983-11-07 | Iamge magnifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60100183A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008542052A (en) * | 2005-05-31 | 2008-11-27 | マーク シー カーター | Folding workbench |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5821791A (en) * | 1981-07-31 | 1983-02-08 | 株式会社島津製作所 | image display device |
-
1983
- 1983-11-07 JP JP58208479A patent/JPS60100183A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5821791A (en) * | 1981-07-31 | 1983-02-08 | 株式会社島津製作所 | image display device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008542052A (en) * | 2005-05-31 | 2008-11-27 | マーク シー カーター | Folding workbench |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6061794A (en) | Personal computer | |
JPS60100183A (en) | Iamge magnifier | |
JP2509570B2 (en) | Image data recording device | |
JP2990163B1 (en) | Memory display | |
JPS61215587A (en) | Image display unit | |
JP4661112B2 (en) | Image information processing apparatus and image information processing method | |
JPH10145585A (en) | Enlarged image generation device | |
JPS6275490A (en) | Video memory device with arbitrary integer interpolation expansion function | |
JP3145477B2 (en) | Sub screen display circuit | |
JP2568179B2 (en) | Interpolation enlargement calculation circuit | |
JP2954587B2 (en) | Display image management device | |
JPH0610392Y2 (en) | Display control circuit | |
JP3671744B2 (en) | Image composition display device | |
JPS6217877A (en) | Image forming device | |
JPH08223479A (en) | Sampling frequency conversion circuit | |
JPH01169490A (en) | Image display device | |
JPS6332588A (en) | Display controller | |
JPH02191027A (en) | Multiple pixel simultaneous display control method | |
JPS59121384A (en) | Display unit | |
JPH02306295A (en) | Image processor | |
JPH09134439A (en) | Image processing device | |
JPS60218978A (en) | Picture pattern enlarging device | |
JPH0567185A (en) | Picture display processing device | |
JPS6354681A (en) | Picture display control device | |
JPH02170282A (en) | Image processing method and image processing device |