JPS5994815A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5994815A JPS5994815A JP20481982A JP20481982A JPS5994815A JP S5994815 A JPS5994815 A JP S5994815A JP 20481982 A JP20481982 A JP 20481982A JP 20481982 A JP20481982 A JP 20481982A JP S5994815 A JPS5994815 A JP S5994815A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- gaas substrate
- crystal
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法は、特に現在半導体素子
に大きい悪影響を及ぼしている化合物半導体基板中に含
まれる欠陥を減少せしめる製造方法に関する。
に大きい悪影響を及ぼしている化合物半導体基板中に含
まれる欠陥を減少せしめる製造方法に関する。
（ｂ） 技術の背景
情報処理装置の能力及びコストパフォーマンスの一層の
向上はこれに使用される牛心体装置にかかっていると目
され、論理演算装置の高速化、低消費電力化及び記憶装
置の大容量化か強力に推進されている。
向上はこれに使用される牛心体装置にかかっていると目
され、論理演算装置の高速化、低消費電力化及び記憶装
置の大容量化か強力に推進されている。
現在は概ねシリコン（Ｓｉ）半導体装置が実用化されて
いるが、Ｓｉ半導体装置の高速化は、低電界でのキャリ
アの移動度や強電界での飽和ドリフト速波などのＳＬの
物性により制約されるため番こ、Ｓｉによる超大規模集
積回路装置の開発と並行して、Ｓｉの代りにガリウム・
砒素（Ｇａ Ａ ｓ ）やその他の化合物半導体を使用
して、ＳＬでは到達し得ない高速性、低消費電力性を具
えたすぐれた半導体装置を案現する努力が進められてい
る。
いるが、Ｓｉ半導体装置の高速化は、低電界でのキャリ
アの移動度や強電界での飽和ドリフト速波などのＳＬの
物性により制約されるため番こ、Ｓｉによる超大規模集
積回路装置の開発と並行して、Ｓｉの代りにガリウム・
砒素（Ｇａ Ａ ｓ ）やその他の化合物半導体を使用
して、ＳＬでは到達し得ない高速性、低消費電力性を具
えたすぐれた半導体装置を案現する努力が進められてい
る。
化合物半導体においては少数キャリアの寿命か短いこと
などの理由によって、現在主として電昇効呆トランジス
タ（以下ＦＥＴと略称する）が開発の対象とされている
が、特に半絶縁性の化合物半導体を基板に用いることに
よって対地容量を小さくすることかできる利点を活用し
て、ンヨントキゲート型ＦＥＴまたは接合ゲート型ＦＥ
Ｔ力≦主流となっている。
などの理由によって、現在主として電昇効呆トランジス
タ（以下ＦＥＴと略称する）が開発の対象とされている
が、特に半絶縁性の化合物半導体を基板に用いることに
よって対地容量を小さくすることかできる利点を活用し
て、ンヨントキゲート型ＦＥＴまたは接合ゲート型ＦＥ
Ｔ力≦主流となっている。
（Ｃ１従来技術と問題点
先に述べた目的のための研究・開発の主流であリ、また
マイクロ波帯において優れた特性を発揮するＦＥＴとし
て既に実用化されている化合物半導体はＧａＡｓである
。
マイクロ波帯において優れた特性を発揮するＦＥＴとし
て既に実用化されている化合物半導体はＧａＡｓである
。
ＧａＡｓＦＥＴには先に述べた如く半絶縁性ＧａＡｓ基
板が使用され、この基板にイオン注入法又は拡散法によ
って不純物を選択的に導入することによって動作層を形
成することが一般に行われている。
板が使用され、この基板にイオン注入法又は拡散法によ
って不純物を選択的に導入することによって動作層を形
成することが一般に行われている。
しかしながら現在一般に入手が可能である半絶縁性Ｇａ
Ａｓ基板には、その結晶に転位及び空位（空格子点）が
多く存在し、かつ半絶縁性とするために基板結晶成長の
際に導入されるクロム（Ｃｒ）等の不純物或いは意図し
ない不純物の濃度が基板毎に或いは基板面内で変動する
ことによって、不純物の選択的導入によって形成される
動作層の特性に大きい変動を生じている。
Ａｓ基板には、その結晶に転位及び空位（空格子点）が
多く存在し、かつ半絶縁性とするために基板結晶成長の
際に導入されるクロム（Ｃｒ）等の不純物或いは意図し
ない不純物の濃度が基板毎に或いは基板面内で変動する
ことによって、不純物の選択的導入によって形成される
動作層の特性に大きい変動を生じている。
従来においても動作層形成のための不純物導入に先立っ
て、ＧａＡＳ基板表面の洗浄及び深さ例えば２０（μｎ
ｌ）程度の表面層の除去が一般に実施されているが、先
に述べたＧ ａ Ａ ｓ基板内部にその結晶成長時点よ
り存在する原因に基づく障害に対しては効果はなく、こ
の問題の有効な対策が要望されている。
て、ＧａＡＳ基板表面の洗浄及び深さ例えば２０（μｎ
ｌ）程度の表面層の除去が一般に実施されているが、先
に述べたＧ ａ Ａ ｓ基板内部にその結晶成長時点よ
り存在する原因に基づく障害に対しては効果はなく、こ
の問題の有効な対策が要望されている。
（ｄ） 発明の目的
本発明は化合物半導体基板内部の欠陥を軽減して、該半
導体基板に形成される化合物半導体装置の特性、特にそ
の変動を改善する製造方法を提供することを目的とする
。
導体基板に形成される化合物半導体装置の特性、特にそ
の変動を改善する製造方法を提供することを目的とする
。
（ｅ） 発明の構成
本発明の前記目的は、化合物半導体結晶に加熱処理を施
し、次いで該化合物半導体結晶の表面領域を所望の深さ
除去し、次いで該化合物半導体結晶に動作層等を形成す
るための不純物の選択的な導入を行う工程を含む製造方
法により達成される。
し、次いで該化合物半導体結晶の表面領域を所望の深さ
除去し、次いで該化合物半導体結晶に動作層等を形成す
るための不純物の選択的な導入を行う工程を含む製造方
法により達成される。
従来ＧａＡｓ等の化合物半導体結晶はＳｉ結晶に比較す
れば熱的安定性が乏しく、例えば半絶縁性ＧａＡｓ基板
が高温に保持されるならばその表面近傍の原子の蒸発な
どによって例えば深さ１（ｌｚｍ）程度の低抵抗層が形
成されることなどが既に知られている。しかしながら結
晶内部における熱変性に就いては従来端んど知られてい
ない。
れば熱的安定性が乏しく、例えば半絶縁性ＧａＡｓ基板
が高温に保持されるならばその表面近傍の原子の蒸発な
どによって例えば深さ１（ｌｚｍ）程度の低抵抗層が形
成されることなどが既に知られている。しかしながら結
晶内部における熱変性に就いては従来端んど知られてい
ない。
本発明者等は、半絶縁性ＧａＡｓ基板等の結晶内部にお
いては基板表面近傍とは異なり、例えば温度８００〔℃
〕、時間３０分間程度の熱処理によってその結晶成長の
際に形成された結晶内の空位及び不純物分布の変動が減
少する事実を見出してこれを化合物半導体装置の製造方
法に適用するものである。
いては基板表面近傍とは異なり、例えば温度８００〔℃
〕、時間３０分間程度の熱処理によってその結晶成長の
際に形成された結晶内の空位及び不純物分布の変動が減
少する事実を見出してこれを化合物半導体装置の製造方
法に適用するものである。
（ｆ） 発明の実施例
以下本発明を半絶縁性ＧａＡｓ基板にかかる実施例によ
って具体的に説明し、更に実施の結果得られる効果を図
面によって例示する。
って具体的に説明し、更に実施の結果得られる効果を図
面によって例示する。
（イ） ＧａＡｓ基板を従来と同様に有機溶剤例えは
トリクロルエチレン（ＣＣＩ２二ＣＨＣＩ）、アセトン
（ＣＨ３ＣＯＣＨ３） 、及びエタノール（Ｃ２Ｈｓ
ＯＨ）等によって洗浄する。
トリクロルエチレン（ＣＣＩ２二ＣＨＣＩ）、アセトン
（ＣＨ３ＣＯＣＨ３） 、及びエタノール（Ｃ２Ｈｓ
ＯＨ）等によって洗浄する。
（−次いでＧａＡｓ基板の表面層の例えば深さ２０〔μ
ｍ〕程度をエツチング法等によって除去する。
ｍ〕程度をエツチング法等によって除去する。
（／→ 然る後にＧａＡｓ基板の加熱処理を実施する。
本実施例においてはこの加熱処理を清浄な加熱炉中で下
記の条件で行っている。
記の条件で行っている。
（１）温 度：約８３０（’Ｃ）
（２）時 間：約２０分間
（３）雰 囲 気：アルシン（ＡＳＨ３）を混入した水
素（Ｈ２）ガス流 （４）表面保護膜：保護膜を設けず表面を露出。
素（Ｈ２）ガス流 （４）表面保護膜：保護膜を設けず表面を露出。
（５） 温度（７，）上昇及び下降速度：約５０ （
°ＣＡｎｉ ｎ）に）次いでＧａＡｓ基板の表面近傍を
例えばウェットエツチングによって、例えば深さ２０〔
μｍ〕程度除去する。本実施例においてはこのエツチン
グに硫酸（Ｈ２ＳＯ４） ：過酸化水素水（Ｈ２Ｏ２）
：水（Ｈ２Ｏ）＝３：１：１の混合液等を使用している
。 一本発明の特徴である以上説明した（ハ）加熱処理
及びに）基板表面層の除去が完了した後に、従来さ同様
な製造方法によって不純物の選択的導入などの半導体素
子製造工程が進められる。
°ＣＡｎｉ ｎ）に）次いでＧａＡｓ基板の表面近傍を
例えばウェットエツチングによって、例えば深さ２０〔
μｍ〕程度除去する。本実施例においてはこのエツチン
グに硫酸（Ｈ２ＳＯ４） ：過酸化水素水（Ｈ２Ｏ２）
：水（Ｈ２Ｏ）＝３：１：１の混合液等を使用している
。 一本発明の特徴である以上説明した（ハ）加熱処理
及びに）基板表面層の除去が完了した後に、従来さ同様
な製造方法によって不純物の選択的導入などの半導体素
子製造工程が進められる。
以上説明した本実施例の加熱処理条件及び表面層の除去
はその一例を示すものであって、これらの条件は基板結
晶の種類及び不純物導入条件等によって選択されるが、
その選択の範囲は概ね下記のようである。
はその一例を示すものであって、これらの条件は基板結
晶の種類及び不純物導入条件等によって選択されるが、
その選択の範囲は概ね下記のようである。
（１）温 度：３００（℃）乃至１１００（’Ｃ）
（２）時 間：５分間乃至１２時間（３） 界
囲 気：水素（Ｎ２）の他アルゴン（Ａｒ ）窒素（Ｎ
２）を単独又は混合して使用し、これに半導体基板結晶
に含まれる元素添加の有無が選択される。また真空が適
する場合もある。
（２）時 間：５分間乃至１２時間（３） 界
囲 気：水素（Ｎ２）の他アルゴン（Ａｒ ）窒素（Ｎ
２）を単独又は混合して使用し、これに半導体基板結晶
に含まれる元素添加の有無が選択される。また真空が適
する場合もある。
（４）表面保護膜：必要に応じて、例えば二酸化シリコ
ン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、Ｗ化ア
ルミニウム（ＡＩＮ）４９よりなる皮膜によって基板表
面を被覆する。
ン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、Ｗ化ア
ルミニウム（ＡＩＮ）４９よりなる皮膜によって基板表
面を被覆する。
（５）温度の上昇及び下降速度二基板結晶の種類及び素
子製造工程によって最適条件が異すり、１ （℃／ｍ
ｉ ｎ ）程度の緩やかな温度変化から、所定の温度に
保持された加熱炉への収容取出しまでその選択範囲があ
る。
子製造工程によって最適条件が異すり、１ （℃／ｍ
ｉ ｎ ）程度の緩やかな温度変化から、所定の温度に
保持された加熱炉への収容取出しまでその選択範囲があ
る。
（６）基板の表面近傍の除去：必要にして充分な除去深
さの値としては１〔μｍ ’］未満より数１０〔μｍ〕
までの範囲があるが、除去深さが大きい場合には、研磨
とエツチングとを組合せることによって基板厚さの変動
を抑制することができる。
さの値としては１〔μｍ ’］未満より数１０〔μｍ〕
までの範囲があるが、除去深さが大きい場合には、研磨
とエツチングとを組合せることによって基板厚さの変動
を抑制することができる。
先に説明した実施例と本発明の特徴とする加熱処理及び
基板表面近傍の除去を行わない比較試料とについて、基
板表面における面積抵抗率の分布を比較した結果を第１
図に例示する。第１図において横軸は基板直径上の中心
からの距離、縦軸は図に明らかに見られる如く本発明に
よって基板面上の均一性が大幅に向上している。
基板表面近傍の除去を行わない比較試料とについて、基
板表面における面積抵抗率の分布を比較した結果を第１
図に例示する。第１図において横軸は基板直径上の中心
からの距離、縦軸は図に明らかに見られる如く本発明に
よって基板面上の均一性が大幅に向上している。
また半絶縁性ＧａＡｓ基板に本発明の処理を施した後に
不純物を基板表面近傍に導入して得られる動作層の特性
の変動の例を第２図に示す。本例に用いた試料は、第２
図横軸に示す温度で３０分間の熱処理を行った後に、深
さ約５〔μｍ〕のエツチングを施した半絶縁性ＧａＡｓ
基板に、不純物としてシリコン（Ｓｉ）を注入エネルギ
ー約１４０［ＫｅＶ］ドーズ量約１．５Ｘ１０”（儂−
２〕に基・板全簡に均一にイオン注入し、温度約８５０
〔’Ｃ）時間約２０（分〕の活性化熱処理を行い、次い
で基板全面に金・ゲルマニウム（ＡｕＧｅ）／金（Ａｕ
）皮膜を形成した後に、内径的２００〔μｍψ〕、外
径約２２０〔μｍψ〕の円環状にＡｕＧｅ／Ａｕ皮膜が
除去された領域を基板面全面に分布させて形成し、合金
化のために温度約４５０ （”Ｃ）、時間約２分間の熱
処理を施したものである。
不純物を基板表面近傍に導入して得られる動作層の特性
の変動の例を第２図に示す。本例に用いた試料は、第２
図横軸に示す温度で３０分間の熱処理を行った後に、深
さ約５〔μｍ〕のエツチングを施した半絶縁性ＧａＡｓ
基板に、不純物としてシリコン（Ｓｉ）を注入エネルギ
ー約１４０［ＫｅＶ］ドーズ量約１．５Ｘ１０”（儂−
２〕に基・板全簡に均一にイオン注入し、温度約８５０
〔’Ｃ）時間約２０（分〕の活性化熱処理を行い、次い
で基板全面に金・ゲルマニウム（ＡｕＧｅ）／金（Ａｕ
）皮膜を形成した後に、内径的２００〔μｍψ〕、外
径約２２０〔μｍψ〕の円環状にＡｕＧｅ／Ａｕ皮膜が
除去された領域を基板面全面に分布させて形成し、合金
化のために温度約４５０ （”Ｃ）、時間約２分間の熱
処理を施したものである。
この試料とするＧａＡｓ基板上に分散配置されている直
径約２００〔μｍψ〕の円形ドレイン電極と、これと同
心円をなす約１０〔μｍ〕の間隔をもって対向する共通
ソース電極との間のドレイン−ソース電流１ｄｓの分散
δＩｄｓを求めたデータの例を第２図に示している。本
例については熱処理温度を８００〔℃〕程度とするとき
に分散δＩｄｓが最小の約５〔悌〕となり、本発明の処
理を施さない場合に分散δＩｄｓが２０Ｃ％）程度以上
であるのに対して大幅に改善されている。
径約２００〔μｍψ〕の円形ドレイン電極と、これと同
心円をなす約１０〔μｍ〕の間隔をもって対向する共通
ソース電極との間のドレイン−ソース電流１ｄｓの分散
δＩｄｓを求めたデータの例を第２図に示している。本
例については熱処理温度を８００〔℃〕程度とするとき
に分散δＩｄｓが最小の約５〔悌〕となり、本発明の処
理を施さない場合に分散δＩｄｓが２０Ｃ％）程度以上
であるのに対して大幅に改善されている。
以上説明した例はＧａＡｓ基板を対象としているが、特
に引き上げ法によって得られた単結晶から形成された基
板の場合に効果が顕著である。また本発明はＧａＡｓ基
板に限定されるものではなく、例えばインジウム・燐化
合物（ＩｎＰ）等の他の化合物半導体基板に適用して同
様の効果を得ることができる。
に引き上げ法によって得られた単結晶から形成された基
板の場合に効果が顕著である。また本発明はＧａＡｓ基
板に限定されるものではなく、例えばインジウム・燐化
合物（ＩｎＰ）等の他の化合物半導体基板に適用して同
様の効果を得ることができる。
（ｇ） 発明の詳細
な説明した如く本発明によれば、化合物半導体基板の結
晶空位及び不純物濃度の変動を減少させることができて
、該基板に形成される半導体装置の特性、特にその変動
の制御が容易となり歩留が向上されて、特に化合物半導
体素子による集積回路装置の実用化に大きい効果を有す
る。
晶空位及び不純物濃度の変動を減少させることができて
、該基板に形成される半導体装置の特性、特にその変動
の制御が容易となり歩留が向上されて、特に化合物半導
体素子による集積回路装置の実用化に大きい効果を有す
る。
第１図は半絶縁性ＧａＡｓ基板にかかる本発明の実施例
と従来例とについて面積抵抗率の分布の比較を示す図表
、第２図はドレインーソース電流の分散δＩｄｓと本発
明の熱処理温度との相関の例を示す図表である。
と従来例とについて面積抵抗率の分布の比較を示す図表
、第２図はドレインーソース電流の分散δＩｄｓと本発
明の熱処理温度との相関の例を示す図表である。
Claims (1)
- 化合物半導体結晶に加熱処理を施し、次いて該化合物半
導体結晶の表面領域を所望の深さ除去し、次いで該化合
物半導体結晶に所望の不純物を導入する工程を有するこ
さを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20481982A JPS5994815A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20481982A JPS5994815A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994815A true JPS5994815A (ja) | 1984-05-31 |
| JPH023297B2 JPH023297B2 (ja) | 1990-01-23 |
Family
ID=16496902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20481982A Granted JPS5994815A (ja) | 1982-11-22 | 1982-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276224A (ja) * | 1988-09-10 | 1990-03-15 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882575A (ja) * | 1981-11-11 | 1983-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製法 |
-
1982
- 1982-11-22 JP JP20481982A patent/JPS5994815A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882575A (ja) * | 1981-11-11 | 1983-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276224A (ja) * | 1988-09-10 | 1990-03-15 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023297B2 (ja) | 1990-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100202003B1 (ko) | 반도체 및 반도체기판표면의 산화막의 형성방법 | |
| US4493142A (en) | III-V Based semiconductor devices and a process for fabrication | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JPS6236000B2 (ja) | ||
| JPH01150328A (ja) | 半導体基板の処理方法 | |
| JPS5994815A (ja) | 半導体装置の製造方法 | |
| JP3038063B2 (ja) | 化合物半導体の表面不活性化方法 | |
| US5620932A (en) | Method of oxidizing a semiconductor wafer | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JPS60136267A (ja) | 半導体装置の製造方法 | |
| JP3263956B2 (ja) | 半導体装置の製造方法 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JPH03171737A (ja) | 化合物半導体装置の製造方法 | |
| JPH0227320B2 (ja) | ||
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JP2698609B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPH06244409A (ja) | 化合物半導体基板の前処理方法 | |
| JPS58145160A (ja) | 半導体の導電層形成方法 | |
| JPH0364027A (ja) | 化合物半導体単結晶基板の製造方法 | |
| JPS6258138B2 (ja) | ||
| JPH08124939A (ja) | 半導体装置の製造方法 |