JPS5992620A - クロツク発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 本発明は、ＦＥＴ装置を利用したクロンク信号発生器回
路に関するものである。さらに具体的にいえば、本発明
は正電源レベルと接地レベルに対応する高レベルと低レ
ベルをもっ人カクロック信号から、正および負の電源レ
ベルに対応する高レベル（１）と低レベル（０）をもつ
出力クロック信号が生成される、クロック発生器回路に
関するものである。本発明の回路は、ＣＣＤ（電荷結合
デバイス）などの装置用クロック信号発生器、特にＣＣ
Ｄの最終ビット位置から利用回路へのデータ信号を刻時
するために使用されるクロック信号を発生させるだめの
回路として、利用される。

本発明と同じ一般型式の先行技術によるクロック発生器
回路を、第１図に示す。この回路中で、ＦｇＴ装置１１
〜１４からなる人力位相反転器回路に、人力クロック信
号φ１が印加される。装置１２と１４のチャネルは正電
位ｖＤわが印加される電源端子とアースの間に、直列に
接続されている。装＃１３のソースとドレンは、周知の
やり方で相互接続され、コンデンサを形成している。コ
ンデンサ（装置）１３は、プートストラップ・コンデン
サとして、ノードＡ（装置１２のゲート）とノードＢ（
装置１２のソース）の間に接続されている。この人力ク
ロック信号が、装置１４のゲ（３） 一トを駆動する。

入力回路からの反転入力信号が装置１６のゲートに印加
され、装置１６のチャネルはＶＤＤとアースの間で装置
１５のチャネルと直列に接続されている。入力信号φ１
は装置１５のゲートにも印加される。すなわち、装置１
５と１６は、第２の位相反転段を形成し、入力信号の反
転され々いが遅延された信号がノードＣで発生される。

第３の回路は、装＃１７〜２０から構成されており、装
置１１〜１４の回路と同じ配置のものであるｉ；、ノー
ドＣで展開された信号を再反転する。すなわち、入力信
号の反転されたものがノードＥで発生され、ノードＥで
発生される信号との人力クロック信号φ１の間の遅延は
、装置１１〜２０のパラメータによって決定される期間
となる。

出力部は、駆動器段の装置２１〜２４および出力段の装
置２５．２６から構成される装置２４と２６のソースは
（負電圧である）基板電位■８Ｘに接続され、−刃装置
２２と２５のドレンは、正電源電位Ｖ　　に接続されて
いる。例として、ＶＤＤＤ （４） ＝＋８．５Ｖ、ＶｓＸ＝−２．２Ｖと仮定する。装置２
６はプートストラップ・コンデンサとして、装置２４の
ドレンと装置２２のソースの間の相互接続点にあるノー
ドＧと装置２２．２５のゲートと装置２１のソース（の
間）にあるノードＦとの間に接続されている。

操作の際にはφ１＝１（接地レベル）のとき、ノードＥ
は正電源電位ｖＤＤにあり、従って装置２４と２６はオ
ンになり、装置２２と２５はオフになっている。すなわ
ち、出力信号φ１が基板電位ｖ８Ｘ近くにまで駆動され
る。このときノードＧももちコん基板電位ｖ８Ｘ付近の
電位にあり、ノードＦは接地電位付近にある。φ１が０
状態から１状態に変化すると、はとんど直ちに装置２１
を通してｖＤＤに近い電位がノードＦに印加される。こ
のときノードＧはなおり８Ｘに近いので、て速やかに充
電される。予め定められた遅延時間の後に、ノードＥの
電圧はアースに移る。従って、装置２４と２６は（部分
的に）閉じられ、それによってノードＧとＩ（が解除さ
れる。コンデンサ２３の両端間に発生した電位は次にプ
ートストラップ駆動信号として装置２２と２５のゲート
に印加され、それによって出力信号φ１が正電源電位Ｖ
。Ｄにまで駆動される。

この回路は、実際に所期の出力波形を発生させる能力を
もつが、２つの理由から不都合である。

第１に、回路の電力消費量が非常に大きい。その理由は
、φ１＝１のとき、装置１１．１２．１４．１７．１８
．２０が全てオンになり、φ１−０のとき装置１５．１
６がオンになることである。

このためこれもの装置を介してｖＤＤとアースの間に直
接電流径路ができる。また、φ１＝１のとき、装置２４
と２６のゲートは接地され、それらのソースはｖ８ｘ（
アース以下）にあり、従って装置２４と２６が部分的に
オンになるために、装置２２〜２６中で若干の電力損失
が生じる。すなわち、各装置を通ってｖＤＤからアース
に電流が流れ得る。

第２に、φ１＝１でノードＥの電位がアースに近いとき
、各装置のソースはアース以下となるので、装置２４と
２６をオンに保つには装置２４と２６の閾値電圧を増加
させる必要がある。そのためには、装置のゲート構造を
製造する際に、キャリア注入を含む第２のポリシリコン
層を利用するのが常であった。しかしかかる層を使用す
るのは、回路の装置がより難しくなる点で不利である。

その上、キャリア注入物の量が正確に決められた限界内
に彦いと、回路が作動しないことがある。

〔発明の概略〕

従って、先行技術による構成に比較して回路の電力消費
量が著しく低下した、正電源電位とアースの間でレベル
が変化する入力クロック信号から、負電源電位と正電源
電位の間でレベルが変動する出力クロック・パルス信号
を発生させることのできる、クロック駆動器回路を提供
することが本発明の一目的である。

本発明の第２の目的は回路を構成する全ての装置のゲー
ト構造を製造する際に単一のポリシリコ（７） ン層を使用するだけでよく、キャリア注入を必要としな
いかかるクロック駆動器回路をもたらすことである。

本発明のこれらのおよびその他の目的は、駆動型回路と
位相反転器回路に動的構成、すなわち人力クロック信号
のどちらの状態でも、電源電位レベル間に直接電流径路
が生じない構成を利用したクロック信号発生器回路によ
って、果たされる。その上本発明の回路中には負電源電
位と駆動器段および出力段の下側装置（ソースが負基板
電位に接続された装置）のゲートの間に接続されたチャ
ネルをもつ、反転トランジスターを駆動するのに、プー
トストラップ−コンデンサによって発生される１駆動電
圧が使用される。この回路配置により、そのゲート構造
中にキャリア住人物を含むポリシリコン層を使用せずに
、負駆動電位を駆動器段および出力段の下側の装置のゲ
ートに印加し、それによって人力クロック信号が高状態
のときこの２つの装置を完全にオフすることが可能とな
る。

さらに具体的にいえは、本発明のクロック信号（８） 回路は、入力クロック信号の位相反転されたバージョン
を生成するだめの第１の反転器回路を含んでいる。レベ
ルシフター回路の第１段が第２段を駆動するように接続
されている。それぞれ２つの直列接続された装置を含む
２段から々る、２段式レベルシフター回路が設けられて
いる。レベルシフター回路の２つの段の下側の２個のト
ランジスタのソースは、負電源電位に接続され、第１段
と第２段の上側トランジスタの各ドレンは、それぞれ反
転されないクロック信号と反転されたクロック信号を受
は取る。反転されないクロック信号と反転されたクロッ
ク信号は、それぞれレベルシフター回路の第１段の上側
装置および下側装置のゲ−Ｉを駆動する。レベルシフタ
ー回路の出力は、２個の直列接続された装置からなる中
間駆動型膜のゲートに印加される。この中間駆動型膜中
で、下側トランジスタのソースは負電源電位に接続され
、上側トランジスタのドレンとゲートは入力信号に接続
されている。先行技術の回路中の駆動器段および出力段
と同じ構成をもつ、最終駆動型膜および出力段が設けら
れている。ただし、本発明の回路では１、駆動器段およ
び出力段の上側トランジスタの各ゲートとプートストラ
ップ・コンデンサー１３の間の接続ノードが、中間駆動
型膜の各装置間の共通接続点に接続されている。このノ
ードは、反転トランジスタのゲートにも接続されており
、その反転トランジスタのソースは負電源電位にドレン
は駆動器段と出力段の下側トランジスタのゲートに接続
されている。後者の点には、またプートストラップ・コ
ンデンサーが充電中に最終駆動型膜と出力段の下側装置
をオンにするために使用される、別の反転器回路の出力
が接続されている。この後者の反転器回路は、レベルシ
フター回路の２つの段と類似の構造であり、上側トラン
ジスタのゲートとドレンが反転された人力信号に接続さ
れ、電源レベル間の各装置中に電流径路が形成されない
動的回路配置がもたらされる。

〔良好な実施例の記載〕

次に第２図を参照しながら本発明のクロンク発生器回路
の良好な実施例の回路図について説明する。

入力位相反転器回路は正電源レベルＶ　　とアＤ −スの間で互いに直列に接続されたチャネルをもつ装置
３１〜６ろから構成されている。装置３１と′５２のゲ
ートはｖＤＤ′に接続され、人力クロックが装置３３の
ゲートに印加される。装置３２と３３のチャネル間のノ
ードＰで、反転されたクロック信号φ１が発生される。

それからは僅かな駆動電力しか必要でないので、装置３
１〜３３は小さくすることができる。

２段式動的レベルシフター回路は、装置４４〜４７から
構成されている。第１段は負基板電位ｖ８Ｘと入力クロ
ック信号φ１の間で直列に接続されたチャネルをもつ装
置４４と４５を含んでいる。装置４４のゲートに人力ク
ロック信号φ１が印加され、装置４５のゲートに反転さ
れたクロック信号φ１が印加される。レベルシフター回
路の第１段からの出力信号は、装置４４と４５の間のノ
ードＭで、第２段の下側装置４７のゲートに結合される
。レベルシフター回路の第２段の装置４６と４７は、負
基板レベルｖｓＸと反転されたクロック信号φ１の間で
直列に接続されている。φ１はまた装置４６のゲートに
印加される。２段式レベルシフター回路からの出力が、
装置４６と４７の間のノードＮで発生される。この信号
はφ１に追従するが、そのレベルは、φ１および■８Ｘ
の高状態電位のレベルによって決定される。

最終駆動病回路（装置４０と４１）および出力回路（装
置４２と４３）の配置は、上記の先行技術による配置中
の駆動密殺および出力段の配置に類似している。しかし
、先行技術による配置とは異なって最終駆動器段の上側
装置４０のゲートとブートストラップ・コンデンサー６
９の（間の）ノードＪは、互いに直列に接続されたチャ
ネルをもつ装置３７と５８から構成される、中間駆動病
没によって駆動される。装置３８のゲートは、２段式レ
ベルシフター回路のノードＮに接続されている。装置３
７のゲートとドレンに、入力クロック信号φ１が印加さ
れる。ノードＪはまたソースが負電源電位ｖ８Ｘに接続
されドレンがノード■でそれぞれ最終駆動器段と出力段
の下側装置４１と４３の各ゲートに接続されている反転
トランジスタ３６のゲートに接続されている。この反転
器回路の目的は、装置４１をオンにして、ブートストラ
ップ・コンデンサ（装置）３９を切り換えることである
。装置３４のソースは、ノードＰに接続され、装置３５
のゲートにクロック信号φ１が印加されるとき、反転さ
れたクロック信号φ１を受は取るようになっている。下
記に述べる理由から、装置３６は装置３５よりも大きく
すべきである。

操作に当っては零入力が０状態に達した後、φ１が１状
態に移ると、ノードＭは正のレベルを取り、それによっ
てノードＮがｖ８Ｘレベルにまで放電される。次に装置
６８がオフになる。装置３５はノードＩを接地レベルに
し、装置４１と４３を部分的にオンにする。そこで、次
にコンデンサー６９が、装置３７を通して印加されるφ
１の電位と、ｖ８Ｘの負電源レベルの間に充電される。

コンデンサ３９の充電によって装置３６がオンになった
為に、ノード■がｖ８Ｘに達すると、直ちに装置４１と
４３のゲートがｖｓｘになり、こうして装置４１と４３
が完全にオフにされノードにとＬが解除される。その時
、ノードＪは、コンデンサ３９の作用によってブートス
トラップされ、出力φ１′がｖｓＸレベルからｖＤＤレ
ベルに励起される。

上述のように装置３６は装置３５よりも大きくすむべき
である。その理由は、装置３５を通してノードＩを緩く
接地して、装置５１を介してコンデンサーを充電させ、
次にノードＪがｖ８Ｘレベルに達した後に装置３６を通
してノード■をｖ８Ｘレベルに引下げるためである。

φ１が低状態に移り、その結果φ１が高状態に移ると、
ノードＭはｖ８Ｘにまで放電され、それによって装置４
７が閉じられ、ノードＮはｖＤＤに移って装置３８をオ
ンにし、ノードＪをｖ８Ｘにまで放電する。このとき装
置４０と４２もオフになり、ノードＩは上って装置４１
と４３をオンにし、従って出力φ１′がｖＳＸにまで励
起される。

上記に説明した本発明の回路は、第１図に示しだ先行技
術の回路よりも電力消費量が少ない。その理由は次の通
りである。装置ろ２．３８．３４．６５．４４．４５、
’４６．４７から構成される２個の装置からなる各段で
は、トランジスタ対の上側の方のゲートとドレンがφ１
とφ１のどちらか一方に接続され、下側のトランジスタ
は反対の位相で励振されるので、先行技術による配置の
場合のように、直列接続されたトランジスタ対を通して
電源レベル間に電流径路が確立され々い。装置３１〜３
６から構成される入力反転器回路は、ｖＤＤとアースの
間の電流径路を利用する。しかし、上述のように信号Ｔ
ゴの駆動要件が比較的小さくて、また装置６１〜３６を
全て非常に小さくすることができるために、消費される
電力は小さい。

比較のために第２図の回路にもとづいて本発明の回路を
構成し、第１図の配置の回路と比較した。

本発明の回路は典型的な場合、僅か９ｍＷ前後しか電力
を消費せず、一方先行技術による配置では典型的な場合
、６０ｍＷを要することがわかった。

その上、不発明の回路は、回路を構成する各種装置の全
てのゲート構造を製造するのに単一のポリシリコン層だ
けでよい点で肩利である。本発明の回路には、キャリア
注入物を含む第２のポリシリコン層は必要でない。従っ
て本発明の回路は従来使用されてきた配置よりも製造し
やすく、信頼性が高い。

以上で、本発明の良好な実施例についての説明を終る。

良好な実施例について説、明してきたが、当該技術で通
常の技能をもつ者には、本発明の精　・神と範囲から外
れることなくそれに加えることのできる多数の変更や修
正が自明であると考えている。

【図面の簡単な説明】

第１図は、本発明と同じ一般型式の先行技術によるクロ
ック発生器回路の概略図である。 第２図は本発明にもとづくクロック発生器回路の良好々
実施例の回路図である。 ４２．４６・・・・出力トランジスタ、４０，４１・・
・・駆動トランジスタ、ろ９・・・・プートストラップ
・コンデンサ、６５・・・・位相反転トランジスタ。 出願人　　　　インターナショナノ内ビジネス・マシー
ノズ・コーポレーションＦＩＧｔ −ＦＩＧ２ Φ１ 、、ＢＩ− ，３＋ Ｖｓｘ　□ 中＋］３３−＝− １ ｖｓｘ　　　Ｖｓｘ ・：＝、ＪｒＪ　　１ ｖＳＸ　　　ｖＳＸ　　　　ｖＳＸ

Claims (1)

1. 【特許請求の範囲】 正電源レベルと負電源レベルの間に導電性チャネルが直
   列に結合された、出力トランジスタ対と、ゲートが前記
   出力トランジスタの対応するゲートに結合さねている、
   前記正電源レベルと前記負電源レベルの間にチャネルが
   直列に結合された最終駆動トランジスタ対と、 前記出力トランジスタ対の一方と前記駆動トランジスタ
   対のうちのそれと対応する一方の共通結合ゲートにある
   第１ノードと、前記駆動トランジスタ対のチャネル間の
   第２ノードとの間に結合された、ブートストラップ・コ
   ンデンサと、前記出力トランジスタ対の他方と前記駆動
   トランジスタの他方の共通結合ゲートにある第３ノード
   と前記負電源レベルとの間にチャネルが結合され、前記
   第１ノードにゲートが結合された位相反転トランジスタ
   と、 前記ブートストラップ・コンデンサの充電に応答して、
   前記位相反転トランジスタが導通するまで人力クロック
   信号が接地レベルがら該正電源レベルに移るのに応答し
   て、前記第２ノードを軽く接地させるだめの手段と、 入力クロック信号が前記正電源レベルから接地レベルに
   移るのに応答して、前記第１ノードを前記負電源レベル
   にまで放電するだめの手段と、からなる正電源レベルと
   接地レベルによって決定されるレベルをもつ入力クロッ
   ク信号に応答して、正および負の電源レベルによって決
   定されるレベルをもつ出力クロック信号を発生するため
   のクロック発生回路。