JPS5984434A - 電界効果型半導体素子表面の評価方法 - Google Patents
電界効果型半導体素子表面の評価方法Info
- Publication number
- JPS5984434A JPS5984434A JP19511082A JP19511082A JPS5984434A JP S5984434 A JPS5984434 A JP S5984434A JP 19511082 A JP19511082 A JP 19511082A JP 19511082 A JP19511082 A JP 19511082A JP S5984434 A JPS5984434 A JP S5984434A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- electrode
- semiconductor element
- field effect
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は電界効果型半導体素子表面の評価方法に係り、
電子線を照射し、誘起され）５．電流を検知することに
よる金属−半導体電界効果トランジスタ（ＭＥＳ Ｆ
ＥＴ）の表面空乏層・７ｊ）評価方法に関する。
電子線を照射し、誘起され）５．電流を検知することに
よる金属−半導体電界効果トランジスタ（ＭＥＳ Ｆ
ＥＴ）の表面空乏層・７ｊ）評価方法に関する。
（Ｉ３］ 従来技術と問題点
電界効果［・ランジスタ特にＭＥＳ Ｆ’ＥＴは、ゲ
ート−ドレイン間、或いはゲート−ソース間等の表面状
態によって表面空乏層が生成され、その電気的特性に大
きな影響を及ばず。そこで従来は素子の相互コンダクタ
ンスＣｍの周波数依存性を調べる等の方法により、素子
の表面状態を評価していた。しかしかがる従来方法では
、素子表面全体の平均的な表面状態を知ることは出来る
が、位置に対応して表面状態ないしは表面空乏層を評価
することは不可能であった。
ート−ドレイン間、或いはゲート−ソース間等の表面状
態によって表面空乏層が生成され、その電気的特性に大
きな影響を及ばず。そこで従来は素子の相互コンダクタ
ンスＣｍの周波数依存性を調べる等の方法により、素子
の表面状態を評価していた。しかしかがる従来方法では
、素子表面全体の平均的な表面状態を知ることは出来る
が、位置に対応して表面状態ないしは表面空乏層を評価
することは不可能であった。
（Ｃ）′発明の目的
本発明の目的は、ＭＥＳ ＦＥＴ素子の表面状態を、
位置に対応して知ることが出来る電界効果型半導体素子
表面の評価方法を提供することにある。
位置に対応して知ることが出来る電界効果型半導体素子
表面の評価方法を提供することにある。
（ｄｌ 発明の構成
本発明の特徴は、半導体基板表面にジョノトギ接触をな
ず第１の電極と、前記半導体基板とオーミック接触をな
ず第２の電極とを具備する電界効果型半導体素子表面を
、電子線で走査し、該電子線の照射を受けて誘起される
電子線誘起電流を前記電子線の走査位置に対応して検知
し、得られた電子線誘起電流に基づいて前記半導体素子
の表面状態を評価することにある。
ず第１の電極と、前記半導体基板とオーミック接触をな
ず第２の電極とを具備する電界効果型半導体素子表面を
、電子線で走査し、該電子線の照射を受けて誘起される
電子線誘起電流を前記電子線の走査位置に対応して検知
し、得られた電子線誘起電流に基づいて前記半導体素子
の表面状態を評価することにある。
（８１発明の実施例
以下本発明の一実施例を図面を参照しながら説明する。
第１図は本発明の詳細な説明するための要部断面図であ
る。同図において、１は試料で例えばＧａ／Ｉｓ Ｍ
ＥＳ ＦＥＴ素子、２は半絶縁性ＧａＡｓ基板、３ば
ｎ型のＧａＡｓよりなる動作層、４ば例えばアルミニウ
ム（ＡＱ ）等よりなり動作層３とショノ１−キ接触を
形成するショットキゲート電極、５は動作層３とオーミ
ック接触する金・ケルマニウム（ＡｕＧｅ）等よりなる
ソース電極またはドレイン電極、６はショットキゲート
電極４を形成することにより動作Ｍ３内に生成される空
乏層、７はショットキゲート４とオーミック電極５との
間試料１表面に形成される表面空乏層である。
る。同図において、１は試料で例えばＧａ／Ｉｓ Ｍ
ＥＳ ＦＥＴ素子、２は半絶縁性ＧａＡｓ基板、３ば
ｎ型のＧａＡｓよりなる動作層、４ば例えばアルミニウ
ム（ＡＱ ）等よりなり動作層３とショノ１−キ接触を
形成するショットキゲート電極、５は動作層３とオーミ
ック接触する金・ケルマニウム（ＡｕＧｅ）等よりなる
ソース電極またはドレイン電極、６はショットキゲート
電極４を形成することにより動作Ｍ３内に生成される空
乏層、７はショットキゲート４とオーミック電極５との
間試料１表面に形成される表面空乏層である。
このよ・うな試料１の所定位置に電子線８を照射すると
、該照射位置に対応する動作層３内邪に図示したように
電子（図のｅ印）と正孔（図の■印）の対が生起される
。この・）ち正孔は点線で示すように、表面空乏層７に
よって生成された電界に引っ張られ、表面空乏層７内に
流入し、ショットキゲート電極４に至る。一方電子はオ
ーミック電極５に向かい、そこで再結合する。従ってシ
ョットキケート電極４とオーミック電極５間に電流計９
を挿入しておけば、該電流計９により電流が流れること
を検知出来る。この電流を電子線誘起電流（゛以後これ
をＥＢＩＣと略記する）と称する。
、該照射位置に対応する動作層３内邪に図示したように
電子（図のｅ印）と正孔（図の■印）の対が生起される
。この・）ち正孔は点線で示すように、表面空乏層７に
よって生成された電界に引っ張られ、表面空乏層７内に
流入し、ショットキゲート電極４に至る。一方電子はオ
ーミック電極５に向かい、そこで再結合する。従ってシ
ョットキケート電極４とオーミック電極５間に電流計９
を挿入しておけば、該電流計９により電流が流れること
を検知出来る。この電流を電子線誘起電流（゛以後これ
をＥＢＩＣと略記する）と称する。
このＥＢＩＣは、素子の表面状態に依存する。
即ち電子線８の照射位置近傍に表面空乏層７が大きく生
成されでいるときは、生成される電界が強いのでＥＢＩ
Ｃは大きく、表面空乏層７が小さいときは、生成される
電界が弱いのでＥＢＩＣも小さい。本発明はこの事実を
見出したことによってなされたものである。
成されでいるときは、生成される電界が強いのでＥＢＩ
Ｃは大きく、表面空乏層７が小さいときは、生成される
電界が弱いのでＥＢＩＣも小さい。本発明はこの事実を
見出したことによってなされたものである。
第２図は本発明の一実施例の要部を示すブロック図であ
って、１は試料、４はショットキゲート電極、５はオー
ミック電極、８ば電子線、１ｏはロックインアンプを示
す。
って、１は試料、４はショットキゲート電極、５はオー
ミック電極、８ば電子線、１ｏはロックインアンプを示
す。
同図に見られる如く、微小スポット（例えば直１蚤７〔
μｍ））の電子線８で、試料１表面をショットキゲート
電極４近傍からオーミック電極５に向かって走査し、こ
のとき流れるＥＢＩＣをロックインアンプ１０により走
査位置に対応して検知する。なお電子線８を試料１表面
に走査するには、例えば電子線走査顕微鏡（ＳＥＭ）を
用いることにより実施出来る。
μｍ））の電子線８で、試料１表面をショットキゲート
電極４近傍からオーミック電極５に向かって走査し、こ
のとき流れるＥＢＩＣをロックインアンプ１０により走
査位置に対応して検知する。なお電子線８を試料１表面
に走査するには、例えば電子線走査顕微鏡（ＳＥＭ）を
用いることにより実施出来る。
第３図（ａ）及びｆｂ）はこのようにして得られたＥＩ
３ＩＣの例で、横軸はショットキり一一ト電極４からの
距１’３１ｔ、縦軸ばＥＢＩＣを示す。
３ＩＣの例で、横軸はショットキり一一ト電極４からの
距１’３１ｔ、縦軸ばＥＢＩＣを示す。
表面状態が良い場合には同図（ａｌに見られるように、
ショットキゲート電極４の近傍ではＥＢＩＣは大きいが
、ショットキゲート電極４がら遠さがるにつれて急激に
小さくなる。これに対し表面状態が悪い場合には同図ｆ
ｂｌに見られるように、ショットキケート電極４とオー
ミック電極５との間全域にわたってＥ Ｂ Ｉ ’Ｃは
大きな値を示す。前述したようにこのＥＢＩＣの値は表
面空乏層７の形成状態に対応している。従って試料１表
面を電子線８で走査し、この走査位置に対応してＥＢＩ
Ｃを測定することにより、試料１の表面空乏層７の様子
、即ぢ表面状態を位置に対応し、て知ることが出来る。
ショットキゲート電極４の近傍ではＥＢＩＣは大きいが
、ショットキゲート電極４がら遠さがるにつれて急激に
小さくなる。これに対し表面状態が悪い場合には同図ｆ
ｂｌに見られるように、ショットキケート電極４とオー
ミック電極５との間全域にわたってＥ Ｂ Ｉ ’Ｃは
大きな値を示す。前述したようにこのＥＢＩＣの値は表
面空乏層７の形成状態に対応している。従って試料１表
面を電子線８で走査し、この走査位置に対応してＥＢＩ
Ｃを測定することにより、試料１の表面空乏層７の様子
、即ぢ表面状態を位置に対応し、て知ることが出来る。
第４図は上記第３図におけるＥＢＩＣ（これを、ＩＢと
する）を、ショソ１−キゲート電極４近傍のＥＢＩＣ（
これをＩＧとする）で割った値を縦軸に取り、規準化（
ノルマライズ）した図である。
する）を、ショソ１−キゲート電極４近傍のＥＢＩＣ（
これをＩＧとする）で割った値を縦軸に取り、規準化（
ノルマライズ）した図である。
ＥＢ’ＩＣは素子の大きさや、電子線のスポット径等に
よって絶対値は変動するので、このように規準化すれば
相対的な比較が容易となる。
よって絶対値は変動するので、このように規準化すれば
相対的な比較が容易となる。
（ｆ） 発明の詳細
な説明した如く本発明により、ＭＢＳ ＦＥＴ素子の
表面状態を、位置対応で知ることの出来る表面の評価方
法が提供される。
表面状態を、位置対応で知ることの出来る表面の評価方
法が提供される。
第１図は本発明の詳細な説明するための要部断面図、第
２図は本発明の一実施例の要部を示すブロック図、第３
図及び第４図は上記一実施例により得られたＥＢＩＣを
示す曲線図である。 図において、１は試料、３は動作層、４ばショットキゲ
ート電極、５はオーミック電極、６はショットキゲート
電極４直下の空乏層、７は表面空乏層、８ば電子線を示
す。 第１図 第２図 第３閏 （ ＼ 第４図
２図は本発明の一実施例の要部を示すブロック図、第３
図及び第４図は上記一実施例により得られたＥＢＩＣを
示す曲線図である。 図において、１は試料、３は動作層、４ばショットキゲ
ート電極、５はオーミック電極、６はショットキゲート
電極４直下の空乏層、７は表面空乏層、８ば電子線を示
す。 第１図 第２図 第３閏 （ ＼ 第４図
Claims (1)
- 半導体基板表面にショットキ接触をなす第１の電極と、
前記半導体基板とオーミック接触をなす第２の電極とを
具備する電界効果型半導体素子表面を、電子線で走査し
、該電子線の照射を受けて誘起される電子線誘起電流を
前記電子線の走査位置に対応して検知し、得られた電子
線誘起電流に橘づいて前記半導体素子の表面状態を評価
することを特徴とする電界効果型半導体素子表面の評価
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511082A JPS5984434A (ja) | 1982-11-05 | 1982-11-05 | 電界効果型半導体素子表面の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19511082A JPS5984434A (ja) | 1982-11-05 | 1982-11-05 | 電界効果型半導体素子表面の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984434A true JPS5984434A (ja) | 1984-05-16 |
Family
ID=16335661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19511082A Pending JPS5984434A (ja) | 1982-11-05 | 1982-11-05 | 電界効果型半導体素子表面の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984434A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS514339U (ja) * | 1974-06-27 | 1976-01-13 |
-
1982
- 1982-11-05 JP JP19511082A patent/JPS5984434A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS514339U (ja) * | 1974-06-27 | 1976-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395437B1 (en) | Junction profiling using a scanning voltage micrograph | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| Calzolaro et al. | Surface Preconditioning and Postmetallization Anneal Improving Interface Properties and Vth Stability under Positive Gate Bias Stress in AlGaN/GaN MIS‐HEMTs | |
| US5942909A (en) | Method for analyzing Schottky junction, method for evaluating semiconductor wafer, method for evaluating insulating film, and Schottky junction analyzing apparatus | |
| Haruyama et al. | Substrate-related kink effects with a strong light-sensitivity in AlGaAs/InGaAs PHEMT | |
| US7339391B2 (en) | Defect detection method | |
| JPS5984434A (ja) | 電界効果型半導体素子表面の評価方法 | |
| US5138256A (en) | Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film | |
| EP0100396B1 (en) | Determination of true electrical channel length of surface fet | |
| Thompson et al. | Noise emission from indium antimonide | |
| TW306033B (en) | Method of removing charge effect and thermal damage of charged particle microscope | |
| EP0744773A2 (en) | Semiconductor device having a plasma-processed layer and the method of manufacturing the same | |
| US10545116B2 (en) | Nano dipole sensors | |
| JP3766261B2 (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| JP3288801B2 (ja) | ガスセンサ | |
| JP3705723B2 (ja) | 画像処理システム | |
| Tae et al. | A Semiconductor Open Failure Analysis Assisted by Scanning Capacitance Micoroscopy in Single-Digit Nanometer Process | |
| US6075263A (en) | Method of evaluating the surface state and the interface trap of a semiconductor | |
| Hsu et al. | Effect of dislocations on local transconductance in AlGaN/GaN heterostructures as imaged by scanning gate microscopy | |
| TW508714B (en) | Inspection method of interface quality between silicon semiconductor and gate insulation layer in metal oxide semiconductor device | |
| US6172513B1 (en) | Method for analyzing electrical contact between two conductive members of semiconductor device without destruction thereof | |
| JPH0760829B2 (ja) | 電界効果形トランジスタおよびその製造方法 | |
| Parsons et al. | Differentiated electron‐beam‐induced current (DEBIC): Quantitative characterization of semiconductor heterostructure lasers | |
| Rummel et al. | Combining Electrical Fault Isolation and Electrical Characterization inside an SEM to locate and characterize gate leakages on a 3 nm device | |
| Rummel et al. | Combining Electrical Fault Isolation and Physical Failure Analysis Inside an SEM to Locate and Characterize Gate Leakages on a 3 nm Device |