JPS5983233A - 可変サイクル・タイム・マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、マイクロコンピュータに関シ。

特に、マイクロコンピュータのサイクルタイムよシも低
速のアクセスタイムを持った周辺装置を動作させるよう
構成されたマイクロコンピュータの制御回路に関する。

マイクロコンピュータは、多数の人力および出力リード
を持ち、ユーザによってカえられた命令を実行すること
によって仕事を行っていくように設計されている。この
目的のｌｋめに、プロセッサ内の１ｄ部メモリを持つも
のとそうでないものがある。このような装置は通常曲の
複雑な装置の？ｌ；ｌＪ御：ノステムとして用いられる
。単一のマイクロコンピユー、タハ極めて多くの分野で
用いられるため、マイクロコンピュータの設計者は装置
に大きな汎用性に与えねばならない。

マイクロコンピュータの重要な特徴は、これを外界とリ
ンクさせるための人出力（Ｉｌｏ）リードの数である。

どのような仕事にせよ、マイクロコンピュータはデータ
およヒ制御信号を、これらのリードを介して入力および
出力しなければならない。従って、これらのリードの数
、およびこれの使用方法がマイクロコンピュータと曲の
装置とのインターフェイスの各易さを決定する。通常、
これらのリードは周辺装置に接続され、多くの信号がマ
イクロコンピュータと装置との間で順次通信されて、そ
の外部装置に関する動作が遂行される。これらの信号は
、マイクロコンピュータのアクセスサ・ｒクルの間に伝
送される。

しかし、周辺装置がプロセッサのサイクルタイムよりも
低速である場合に問題が生じる。

これに対する典型的な解決策としては、マイクロコンピ
ュータを低速化するか、一時停止させるもの、周辺装置
を２回アクセスして最初の応答は無視するもの、周辺装
置をマイクロコンピュータの汎用Ｉ１０リードに接続し
、数・個の命令サイクルを用いてプログラム制卸のもと
て一連の動作を行わせるもの、外部回路を用いて外部装
置に対するデータのバッファリングを行うもの等がある
。マイクロコンピュータを遅くするのは、現在のすう勢
に反し、このアクセスのみでなくすべての動作を遅くし
てしまう。マイクロコンピュータによっては一時停止機
能を待たないものもあり、丑だいずれにせよ外部回路を
必要とする。

周辺装置によっては２回アクビスできないものがある。

汎用の人出力リードを用いる方法は、通常よシ多数の汎
用リードを必要とするために、より多くの外部回路が必
要となる。

周辺装置のアクセス制御のために外部回路・ｋ・１吏用
すると、複雑になるとともに高価につく。

よって当業者にとっては、予めポめｉニアクセス命令よ
りも長い公称サイクルタイムを待った周辺装置をマイク
ロコンピュータによってアクセスする機能の必要性があ
る。

発明の要旨 特定のユーザの周辺装置の要求に合致するような一酪令
の実行時のアクセスサイクルタイミングを待ったマイク
ロコンビュータカｉｆ２計された。内部ハードウェアレ
ジスタ内に蓄えられた値が標準的なアクセス敵令の実行
時に、アクセスサ・・ｒクルの伸張を制御する。ユーザ
はプログラムの実行中に、特殊命令によってこのレジス
タに書き込むことができる。

この命′なが実行マぎれると付随するパラメータがレジ
スタに書き込まれ、その後のアクセス命令の動作に影響
゛に与える。

別の構成では、アクビスの前にレジスタに入れて置くべ
きパラメータは、そのアクセス命令自体の一部として書
き込むことができる。

よって異ったサイクルタイムで２回相続いてアクセスす
ることも、その中間にレジスタ１：き込みを行うことな
く実行できる。

このレジスタの構成として、実行時にユーザが書き込む
形を取る代りに、工場でユーザ指定の内部プログラムメ
モリを書き込むときに、ユーザの指定に基いて永久的な
値にしてしまうこともできる。

マイクロコンピュータのＩｌｏを特定のユーザの要求に
合わせる機能を与えることにより、アクセスを低速ｆヒ
することなく高い性能を得ることができる。この方法に
より、インターフェイスの問題が少く、よシ強力なマイ
クロコンピュータが実現できる。

本発明とそのいくつかの曲の目的、特徴および利点は以
下の一実施しリの説明と添ｆ月図面とにより、より明確
となろう。

詳細な説明 第１図はメンチル社のマイクロコンピュータ８０８５の
ような市販のマイクロコンピュ、−タ（１０）で可変速
度のアクセスを行うのに必要な眠気的接続を示している
。リードＡＤＯ−ＡＩ）７（バス１０７）は周辺装置ア
ドレスリードの下位８ビツトであり、１バイトデータと
して１とめられている。リードＡ３−Ａ１５（バス１０
６）は周辺装置アドレスの上位８ビツトである。リード
面は人力サイクルであることを示すもので、接続されｌ
ζ装置に対して、その立上シでデータを受信することを
知らせる。リードＷｌｔは出力サイクルであることを示
し、周辺装置に対してその立上り時にデータが有効であ
ることを示す。

本発明の一実施例では、たとえばインテル８０８５のよ
うに、几ＢＡＤＹ　　リードをｊ寺つ市販のマイクロコ
ンピュータを変更Ｉ吏用している。しかし、他の任意の
マイクロコンピュータあるいはマイクロプロセッサにお
いても可変アクセスタイミング制御が可能となるように
変更することができる。

牙１図は、マイクロコンピュータ１０の外管小にあシ、
タイミング市ＩＪ　？卸のためにマイクロコンピュータ
のＤＥＡＤＹ　リードを用いた可変タイミング匍］御回
路を示していメ）う　じかし、本発明の原理を念頭にお
いてマイクロコンピュータを設計すれば、この回路はマ
イクロコンピュータの本体に組込むことができる。

１（、ＡＭ　またはＩＬ　Ｏｋｉを倉む任二ｅの記憶累
子であるパラメータラッチ１１は、４ビットパラメータ
である人力バスリードＡＤ　Ｏ−３を受信する。この第
１図のラッチは、アドレス部のビットＡ１５がセットさ
れているときに、外ｆ１５周辺装置への書込みサイクル
において書き込まれる。このラッチがマイクロコンピュ
ータの内部に組込まれる場合には、外部アドレス空間は
必要としないですむ。すなわち、そのような場合ならこ
のラッチは、スタックポインタのような池の多くの内部
レジスタと同様に内部レジスタセット命令によって書き
込むことができる。あるいは別の方法として、特定の型
のアクセス命令において、その命令のＯＰコード内の可
変フィールドで指定されるパラメータを自動的に１：き
込んでも良い。

後述するように、このパラメータはマイクロプロセッサ
の谷サイクルにおけるアクセスタイミングを制御する。

第２図に示されているように、サイクルの開始時におい
て、リードＡ　ｉＬ　Ｅが変化し、フリップフロップ１
５が反転する。クロックリードＯＬ　Ｋは、マイクロコ
ンピュータのクロック速度でオンやオフし、これによっ
てフリップフロップ１４−１７が反転される。ゲート１
０９へのすべての人力が高レベルになるまでの間は、こ
のゲートの出力はイ氏レベルにあり、ゲート１１０の出
力も；氏レベルで、ＲＥ　Ａ　Ｄ　Ｙリードは低レベル
に医７これて、マイクロコンピュータ１０がそのアドレ
スバスに信号を送ることが阻止される。すなわちマイク
ロコンピュータはＲＥ　Ａ　Ｄ　Ｙが高レベルになるま
で”１侍ち１′状態に留まる。リードＯＬ　Ｋ上のクロ
ック信号の計数値が、パラメータラッチ１１に蓄えられ
ているパラメータに一致すると、ＩＬ　Ｌ；　Ａ　Ｄ　
Ｙは高レベルになる。ラッチ１１で行われるアクセスタ
イミング制御はいくつかの事象の条件によって決まる。

第１図で、アクセス制御のために同時に満足されるべき
２つの条件かある。まず、信号Ｉ　Ｏ／　ｍで示されて
いるように、アクセスは命令取り出しではなく、Ｉ１０
アクセスでなければならない。またアクセスされた装置
のアドレスは、前もってアドレス一致回路１２に蓄えら
れたバタンと一致しなければならない。このような構成
により、ユーザが１１０ラメータ計パラメータラツチ１
１に書き込んだ後も、高速および低速のアクセスに応じ
てラッチを書き換えることなく、マイクロコンピュータ
は高速の周辺装置に対して通常・７−）アクセスサイク
ルを用いることができる。

牙２図には、パラメータラッチ１１に書き込才れたパラ
メータの関数としての、ＩＬＥＡＩ）Ｙリードの相対的
な遅延時間が示されている。

蓄えられたパラメータがｏ　ｏ　ｏ　ｏ’″ｒ：すると
、几ＥＡＤＹリードは高レベルのままであり、マイクロ
コンピュータは牙６図に示したようなその基本的タイミ
ングで動作する。第６図のサブサイクルタイムＴＡにお
いて、Ａ　Ｌ　Ｅリードが高レベルになり、アドレス情
報がアドレスバスに供給される。サブサイクルＴ　Ｉ３
において、書込みリードＷ几が低レベルになシ、バス上
のデータが有効となる。サブサイクル１゛ＣでＷルリー
ドは高レベルになり情報がバスから読み取られる。リー
ド几ＥＡＤＹはこの期間中は高レベルのままであるため
、遅延は生じない。

パラメータ１０００がレジスタ１１（第１図）に書き込
まれているものと仮定する。すると、第２図に示すよう
に、Ｉｔ　Ｅ　Ａ　Ｄ　Ｙリードは１クロツクサイクル
の間低レベルになる。

この几ＥＡＤＹリードが１氏レベルであるための結果は
第４図に示されており、サブサイクルＴＢが引き伸ばさ
れ、前のしｌの１クロツクサイクルではなく、２クロツ
クサイクルにおよぶことになる。リードＷＲの書込み信
号も伸延され、バス上のデータが有効である期間も長く
なる。

この機能を用いれば、ユーザは特定の周辺装置またはす
べての周辺装置、あるいは曲の内部動作に対してアクセ
スタイムを調整することができる。これにより、マイク
ロコンピュータの設計者は公称命令サイクルタイムを必
要なだけ高速にすることができる。なぜなら、ユーザは
特定の６６令の実行に対してサイクルタイムを容易に調
整できるためである。

結論 本実施例では、マイクロコンピュータの動作中にユーザ
がパラメータを供給しているが、マイ過程において永久
的あるいは半固定的方法で値をマイクロコンピュータ内
に入れておくことも可能である。この構成は高速および
低速の周辺装置とともに用いることもできる。

本発明では、アクセス命令のサイクルタイムを変えるた
めにＲＥＡＤＹリードに刊随した外部回路を用いている
が、マイクロコンピュータまたはマイクロプロセッサが
その内部の基本部分にパラメータレジスタおよび制御回
路を持てば、本発明の概念が達成されることは明らかで
ある。この方法によれば、ユーザはｉｔ　Ｅ　Ａ　Ｄ　
Ｙリードあるいは曲の制ｉ叩７用リードを用いることな
く命令サイクルのすべての位相を制御することが可能で
ある。したがって、この概念はＩ（、Ｅ　Ａ　Ｄ　Ｙあ
るいはＨＡ　Ｌ　Ｔリードを持たないマイクロコンピュ
ータにも適用することができる。

【図面の簡単な説明】

第１図は、外部の可変タイミングレジスタを１寺つマイ
クロコンピュータの回路図であり、第２図は、クロック
信号と制御信号との関係を示すタイミング図であり、 第３図および第４図は、アクセス命令の実行中における
人出力リードの状態を示す図である。 〔主要部分の符号の説明〕

Claims (1)

1. 【特許請求の範囲】 １、　プログラム命令の制御の下で周辺アクセスリード
   を介して複数個の周辺装置との通信を行うマイクロコン
   ピュータにおいて、該マイクロコンピュータの単一のア
   クセス命令サイクル中に該通信を制御する手段と、アク
   セス命令の望まし２いサイクルタイムを表わす値を蓄え
   る手段（例えば１１）と、蓄えられた該値に従って単一
   のアクセス命令のサイクルタイムを修正する手段（例え
   ばＡＩ）Ｏ−７，ＷＲ，）とを特徴とするマイクロコン
   ピュータ。。 ２、特許請求の範囲第１項に従ったマイクロコンピュー
   タにおいて、 該蓄える手段が、該周辺アクセスリードを介してパラメ
   ータを受信するよう構成されたレジスタであることを特
   徴とするマイクロコンピュータ。 ６、特許請求の範囲第１項に従ったマイクロコンピュー
   タにおいて、 該蓄える手段が永久的にパラメータを発生するＲＯＭ−
   ’Ｃあることを特徴とするマイクロコンピュータ。 ４、特許請求の範囲第１項に従ったマイクロコンピュー
   タにおいて、 該蓄える手段が、該マイクロコンピュータのアクセスサ
   イクルにおいてパラメータを受信するよう構成されてい
   ることを特徴とするマイクロコンピュータ。 ５、特許請求の範囲第１項に従ったマイクロコンピュー
   タにおいて、 該修正する手段を選択的に禁止する手段（たとえば１２
   ）を含んでいることを特徴とするマイクロコンピュータ
   。