[go: up one dir, main page]

JPS5972757A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5972757A
JPS5972757A JP57184371A JP18437182A JPS5972757A JP S5972757 A JPS5972757 A JP S5972757A JP 57184371 A JP57184371 A JP 57184371A JP 18437182 A JP18437182 A JP 18437182A JP S5972757 A JPS5972757 A JP S5972757A
Authority
JP
Japan
Prior art keywords
chip
lead
power supply
tie bar
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57184371A
Other languages
English (en)
Inventor
Tetsushi Wakabayashi
哲史 若林
Kiyoshi Muratake
村竹　清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57184371A priority Critical patent/JPS5972757A/ja
Publication of JPS5972757A publication Critical patent/JPS5972757A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　発明の技術分野 本発明は樹脂封止型半導体装置に係り、特にチップコン
デンサをリードフレームの電源−接地間に接続した半導
体装置に関する。
（２）　技術の背景 近時、半導体装置の集積度が向上するとともに処理スピ
ードが上がってきたために、集積回路を駆動するための
電源供給時に付加するバイパス用コンデンサを接続する
ためのリード線の長さ、すなわちインダクタンス成分や
、プリント基板に取り付けられるバイパス用コンデンサ
自体の大きさによって実装時に大型化する等の問題がク
ローズアップされてきている。
すなわち、従来はプリント基板上に集積回路をパッケー
ジした半導体装置を複数個ハンダ付けした場合に複数の
半導体装置に対して一つのバイパス用コンデンサを付加
して電源よりのパルス性雑音の吸収を行わせていたが、
複数の集積回路自体も個々に種々の動作を行っているた
めに集積回路自体もノイズを発生し、複数の集積回路相
互間に影響を及ぼす問題があり、集積回路をパッケージ
した複数の半導体装置の個々にバイパス用コンデンサを
付加するようになってきている。
この場合１個々のパッケージされた集積回路に外付けの
バイパス用コンデンサを接続するためにリード線が長く
なり、不用なインダクタンスを含むことになり、実装密
度も大きくなる欠点があり。
これらの問題を解決するような要望があった。
（３）　従来技術と問題点 第１図は従来の複数の集積回路をパッケージした半導体
装置２ａ、２ｂをプリント基板１上に実装置した場合の
斜視図であり、プリント基板ｌに穿たれた透孔に集積回
路をパッケージした半導体装置２ａ、　　２ｂの外部リ
ードを挿入し、ハンダイ二１けでプリント板上の外部回
路（図示せず）に接続するとともに半導体装置２ａ、　
　２ｂはプリント基板上に固定され２例えば電源用端子
３ａ′。
３ｂ’と接地端子３ａ、３ｂ間にそれぞれバイパス用コ
ンデンサ４ａ、４ｂが外付けされて、上記したように電
源よりのパルス性雑音及び集積回路２ａ、　　２ｂの個
々の回路より発生するパルス性雑音を吸収させている。
しかし、上述の構成による実装構造では電源用端子３ａ
’、３ｂ’からコンデンサ４ａ、４ｂに至るリード線及
び接地端子３ａ、３ｂからコンデンサ４ａ、４．ｂに至
るリード線（実際にはプリント基板にバターニングされ
るがリード４ａ′。
４ｂ’として示す）が長くなり、不要なインダクタンス
を含むだけでなくパルス性ノイズをひろい更に実装密度
が低下する欠点を生ずる。
（４）　発明の目的 本発明の目的は上記従来の欠点に鑑み、半導体リードフ
レームの電源−接地間にチップコンデンサを取り付ける
ことによって実装密度が大で、チップコンデンサの接続
部のインダクタンスの小さいモールド型半導体装置を提
供することにある。
（５）　発明の構成 本発明の特徴とするところは、リードフレームにおける
チップ搭載用のステージを支持するタイバーと第１の電
源供給用リードが接続され、該タイバーと第２の電源供
給用リード間にチップコンデンサが取り付けられ、樹脂
封止されてなることを特徴とする半導体装置を提供する
ことによって達成される。
（６）　発明の実施例 以下９本発明の実施例を図面を参照しながら説明する。
第２図は２本発明を構成するＩＣパッケージにおけるモ
ールディング成型前のリードフレームの平面図である。
第２図において１例えばコバール（Ｆ　ｅ−Ｎ　１−Ｃ
ｏ合金）等の金属に所定のパターニングを行いエツチン
グ或いはプレス型で打抜いて形成したリードフレームの
足状の複数の外リード部５と。
中央部に設けられた矩形状のステージ６上に搭載したＩ
Ｃチップ７とはワイヤー８にてボンディングされ電気的
接続がなされている。
ここで１本実施例においては例えば１６ピンの半導体装
置であるために、ステージ部を支持するタイバー１０ａ
、１０ｂを除き左右に各々８本づつの足が？＆１１から
陽１６まで都合１６本設けられている。そのうち最外端
のピンすなわち１１ｈ８．　Ｔｈ１６のピン５ａ、５ｂ
は通常接地用及び電源用のリードとして各々用いられて
いるが本実施例でも同様に構成されている。そして電源
用ピンすなわち陥８のピン５ａのリード部の一部にはチ
ップコンデンサ搭載用のランド部１１が設けてありステ
５− −ジ６に樹脂もしくはメタル等で取り付けられて搭載さ
れたＩＣチップ７があり、更にチップコンデンサ９が前
記ランド部１１とタイバー１０８に亘って例えばハンダ
等にて接結されている。また。
接地用ピンすなわち階１６ピン５ｂとタイバー１０ｂと
の間に予めショートパー１２を設けである。なお、隔１
６のピン５ｂのリード部の一部はタイバー１０ｂと例え
ばワイヤボンディングを行ってショートさせてもよい。
以上の如くしてチップコンデンサー９は電源と接地間に
接続されたことになる。
また、タイバー１０ａ、１０ｂはインダクタンスの低下
のためからも或いはチップコンデンサーの搭載及びピン
との接続上の面からも外リード部１よりも相対的に幅広
に形成しておく方が好都合である。
なお２以上述べてきた構成の半導体装置はＩＣチップの
背面を接地として実装した場合であったが１例えばＩＣ
チップ自体に基板電位が設定されている場合のＩＣチッ
プの固定については係る６一 ＩＣチップを樹脂にて接着させておくことにより可能と
なる。すなわち外リード部からバンドを介して基板に電
位を与える様に構成することにより。
ＩＣチップのステージから電位を取る必要がないためチ
ップコンデンサーを上記と同様に搭載することが可能と
なる。
（７）　発明の効果 以上述べて来たよう１こ１本発明を用いるとチップコン
デンサを外リード部と幅広ムこ形成したタイバーとの間
のリードフレーム上に実装してモールディングされてい
るため、インダクタンスが小で実装密度が改善された半
導体装置を得る効果を有する。
【図面の簡単な説明】
第１図は従来でのモールド型ＩＣパッケージの実装状態
を示す斜視図、第２図は本発明を用いたＩＣパンケージ
のモールディング前のリードフレームの構成を示す平面
図である。 １・・・プリント基板、　　　２ａ、２ｂ・・・半導体
装置、　　３ａ、３ｂ・・・接地端子、３ａ′、３ｂ′
−・・電源用端子、　　４ａ。 ４ｂ・・・バイパス用コンデンサ、　　　５．５ａ。 ５ｂ・・・外リード部（ピン）、　　６・・・ステージ
、　　　７・・・ＩＣチップ、　　　９・・・チップコ
ンデンサ、　　　ＩＯａ、１０ｂ・・・タイバー、　　
１１・・・ランド部。 特許出願人　　富士通株式会社 第　１　図 ３α′ 笛　２　図

Claims (2)

    【特許請求の範囲】
  1. （１）リードフレームにおけるチップ搭載用のステージ
    を支持するタイバーと第１の電源供給用リードが接続さ
    れ、該タイバーと第２の電源供給用リード間にチップコ
    ンデンサが取り付けられ、樹脂封止されてなることを特
    徴とする半導体装置。
  2. （２）該タイバーと該第１の電源供給用リードが連続し
    て形成されていることを特徴とする特許請求の範囲第１
    項記載の半導体装置。
JP57184371A 1982-10-20 1982-10-20 半導体装置 Pending JPS5972757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57184371A JPS5972757A (ja) 1982-10-20 1982-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57184371A JPS5972757A (ja) 1982-10-20 1982-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS5972757A true JPS5972757A (ja) 1984-04-24

Family

ID=16152043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57184371A Pending JPS5972757A (ja) 1982-10-20 1982-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS5972757A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193729U (ja) * 1986-05-30 1987-12-09
JPS63244658A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 半導体装置
JPH027459A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体パッケージ
JPH05206373A (ja) * 1992-01-28 1993-08-13 Nec Kyushu Ltd 半導体集積回路装置
JPH08241949A (ja) * 1996-03-11 1996-09-17 Mitsubishi Electric Corp 半導体装置
US5740002A (en) * 1994-05-31 1998-04-14 Hella Kg Hueck & Co. Electronic load relay for motor vehicles
JP2002057268A (ja) * 2000-08-08 2002-02-22 Internatl Business Mach Corp <Ibm> 半導体集積回路装置、電気回路装置、電子機器及び制御機器
US6528868B1 (en) * 1998-02-21 2003-03-04 Robert Bosch Gmbh Lead frame device and method for producing the same
US6713836B2 (en) * 2001-06-22 2004-03-30 Advanced Semiconductor Engineering, Inc. Packaging structure integrating passive devices
EP1602130A2 (en) * 2003-02-21 2005-12-07 Advanced Interconnect Technologies Limited Lead frame with included passive devices
WO2014038066A1 (ja) 2012-09-07 2014-03-13 三菱電機株式会社 パワー半導体装置
IT201700055987A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e corrispondente prodotto

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193729U (ja) * 1986-05-30 1987-12-09
JPS63244658A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 半導体装置
JPH027459A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体パッケージ
JPH05206373A (ja) * 1992-01-28 1993-08-13 Nec Kyushu Ltd 半導体集積回路装置
US5740002A (en) * 1994-05-31 1998-04-14 Hella Kg Hueck & Co. Electronic load relay for motor vehicles
JPH08241949A (ja) * 1996-03-11 1996-09-17 Mitsubishi Electric Corp 半導体装置
US6528868B1 (en) * 1998-02-21 2003-03-04 Robert Bosch Gmbh Lead frame device and method for producing the same
US6803655B2 (en) 2000-08-08 2004-10-12 International Business Machines Corporation Semiconductor integrated circuit device with EMI prevention structure
JP2002057268A (ja) * 2000-08-08 2002-02-22 Internatl Business Mach Corp <Ibm> 半導体集積回路装置、電気回路装置、電子機器及び制御機器
US6713836B2 (en) * 2001-06-22 2004-03-30 Advanced Semiconductor Engineering, Inc. Packaging structure integrating passive devices
EP1602130A2 (en) * 2003-02-21 2005-12-07 Advanced Interconnect Technologies Limited Lead frame with included passive devices
EP1602130A4 (en) * 2003-02-21 2008-11-05 Advanced Interconnect Tech Ltd PIPE WITH INCLUDED PASSIVE DEVICES
US7489021B2 (en) 2003-02-21 2009-02-10 Advanced Interconnect Technologies Limited Lead frame with included passive devices
WO2014038066A1 (ja) 2012-09-07 2014-03-13 三菱電機株式会社 パワー半導体装置
EP2894952A1 (en) 2012-09-07 2015-07-15 Mitsubishi Electric Corporation Power semiconductor device
US9620444B2 (en) 2012-09-07 2017-04-11 Mitsubishi Electric Corporation Power semiconductor device
IT201700055987A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e corrispondente prodotto
US10468344B2 (en) 2017-05-23 2019-11-05 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product

Similar Documents

Publication Publication Date Title
US6339252B1 (en) Electronic device package and leadframe
US6486535B2 (en) Electronic package with surface-mountable device built therein
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
JP2509027B2 (ja) 半導体装置
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
JP2560974B2 (ja) 半導体装置
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JPS5972757A (ja) 半導体装置
US5387814A (en) Integrated circuit with supports for mounting an electrical component
JPH11312776A (ja) 集積回路パッケージ
JP2001156251A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR20010056618A (ko) 반도체패키지
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
JPH06349973A (ja) 樹脂封止型半導体装置
JP3064674B2 (ja) 半導体装置
JP3259217B2 (ja) ノイズ低減パッケージ
US6459563B1 (en) Method and apparatus for polygonal heat slug
JP2788899B2 (ja) 表面実装用集積回路
JPS5972751A (ja) 半導体装置
KR940008643Y1 (ko) 고집적 패키지
JP3193788B2 (ja) 電子部品搭載用基板
JPH01150332A (ja) プリント回路基板
JPH0222886A (ja) 混成集積回路
JPS5989447A (ja) 半導体装置