[go: up one dir, main page]

JPS5967770A - optical reader - Google Patents

optical reader

Info

Publication number
JPS5967770A
JPS5967770A JP17765082A JP17765082A JPS5967770A JP S5967770 A JPS5967770 A JP S5967770A JP 17765082 A JP17765082 A JP 17765082A JP 17765082 A JP17765082 A JP 17765082A JP S5967770 A JPS5967770 A JP S5967770A
Authority
JP
Japan
Prior art keywords
common electrode
voltage
group
photodiode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17765082A
Other languages
Japanese (ja)
Inventor
Yuji Izawa
井沢 裕司
Toru Umaji
馬路 徹
Eizou Ebii
戎井 栄三
Toshihisa Tsukada
俊久 塚田
Hisao Oota
太田 日佐雄
Tetsuo Tajiri
田尻 哲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP17765082A priority Critical patent/JPS5967770A/en
Publication of JPS5967770A publication Critical patent/JPS5967770A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/191Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
    • H04N1/192Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
    • H04N1/193Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
    • H04N1/1931Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Heads (AREA)

Abstract

PURPOSE:To attain high speed signal readout, by decreasing the number of switching times of a switch required for one scanning to less than conventional circuits by 1/10 or more with a signal readout from a common electrode so as to eliminate the effect of a matrix multi-layer wiring which is a cause for parasitic capacitance. CONSTITUTION:Analog switches 20-27, 28-35 are scanned with an individual electrode scanning circuit 44 and a common electrode scanning circuit 45, a signal charge stored at each picture element is converted into a voltage by using a preamplifier 14 and an integrator 16 and outputted through a sample-and-hold circuit (S/H) 18. Further, an analog switch 15 to reset the charge stored in the parasitic capacitance of the common electrode at the switching of the analog switches 28-35 at the common electrode side is connected to an input terminal of the preamplifier 14 so as to prevent the saturation of the preamplifier. Since the parasitic capacitance of the common electrode without any multi-layer wiring is very small in comparison with that of the individual wiring, spike noise is reduced. Since the switching of the analog switches 28-35 has only to be done at each common electrode, the number of times of switching is remarkably reduced.

Description

【発明の詳細な説明】 〔発明の利用分野〕 一本発明は、ファクシミリや文字読取り装置に用いる光
学読取装置で、特に原稿に密着してこれを読取るものに
適用されるものである 〔従来技術〕 第1図は本発明が適用される密着読取り方式光学読取装
置(ラインセンサ)の一般的構成を示したものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention is applied to an optical reading device used in a facsimile machine or a character reading device, and is particularly applied to an optical reading device that reads a document in close contact with it [Prior art] ] FIG. 1 shows the general configuration of a contact reading type optical reading device (line sensor) to which the present invention is applied.

矢印6方向(副走査方向)に移動する紙面上の書画像は
光源4がらの光を反射し、レンズアレイ3を介して、ラ
インセンサ1の受光部2で電気信号を変換される。
The written image on the paper surface moving in the direction of arrow 6 (sub-scanning direction) reflects light from the light source 4, and is converted into an electrical signal by the light receiving section 2 of the line sensor 1 via the lens array 3.

第2図は本発明者等が先に発明した光学読取装置の回路
図m=        、っである。ここで8は分離ダ
イオード、9はホトダイオードで上記受光部2を形成す
る。1oはブロック共通電極走査用回路であり、画素選
択時は分離ダイオード正方向にバイアスし得る電圧V、
に、非選択時は接地されている。11は個別電極走査用
スイッチであり、選択時はセンサがらの信号線をプリア
ンプ14に接続し、非選択時は分離ダイオード逆バイア
スさせるための電圧源12(電圧Vb )に接続する。
FIG. 2 is a circuit diagram of an optical reading device previously invented by the present inventors. Here, 8 is a separation diode, and 9 is a photodiode, forming the light receiving section 2. 1o is a block common electrode scanning circuit, which has a voltage V that can bias the separation diode in the positive direction when selecting a pixel;
is grounded when not selected. Reference numeral 11 denotes an individual electrode scanning switch, which connects the signal line of the sensor to the preamplifier 14 when selected, and connects to a voltage source 12 (voltage Vb) for reverse biasing the separation diode when not selected.

プリアンプの入力端にはセンサ寄生容量13゜13’、
13“およびスイッチ11の寄生容量に蓄積される逆バ
イアス電圧を放電し、またスイッチ11のスイッチング
雑音を短絡するためのリセットスイッチ15が設けであ
る。プリアンプの出力端にはスパイク状の電流出力を積
分するだめの積分回路16が接続される。第3図のタイ
ミングチャートを用いて上記第2図の光学読取装置の動
作を説明する。まず時点t1にて個別電極側のスイッチ
11を切換える。t1〜t3の間、リセットスイッチ1
5を閉じてX、の個別電極寄生容量13.13’および
XIスイッチ寄生容量に蓄積された逆バイアス電圧を放
電する。その時の出力1、〜t4では共通電極Y、にバ
イアス電圧を印加する。これにしたがって、YI電圧の
立上りで工・に示した正の電荷Q、、Y+電圧の立下り
で負の電荷Q−がプリアンプに入る。これが積分器16
にて積分され、出力電圧v0となる。信号電圧は14〜
t、の時点で得られる。t、では再びリセットスイッチ
15を短絡して次のスイッチ切換時のスイッチングノイ
ズ短絡を行なう。ここで1画素の読取りにかかる時間は
t、%t、である。
At the input terminal of the preamplifier, there is a sensor parasitic capacitance of 13°13',
13" and a reset switch 15 for discharging the reverse bias voltage accumulated in the parasitic capacitance of the switch 11 and short-circuiting the switching noise of the switch 11. A spike-like current output is provided at the output end of the preamplifier. An integrating circuit 16 for integration is connected.The operation of the optical reading device shown in FIG. 2 will be explained using the timing chart shown in FIG. 3.First, at time t1, the switch 11 on the individual electrode side is switched.t1 ~t3, reset switch 1
5 is closed to discharge the reverse bias voltage accumulated in the individual electrode parasitic capacitances 13 and 13' of X and the switch parasitic capacitance of XI. At that time, a bias voltage is applied to the common electrode Y at the output 1 to t4. Accordingly, when the YI voltage rises, a positive charge Q, shown in Figure 2, enters the preamplifier, and when the Y+ voltage falls, a negative charge Q- enters the preamplifier. This is integrator 16
is integrated, and becomes the output voltage v0. The signal voltage is 14~
obtained at time t. At t, the reset switch 15 is short-circuited again to short-circuit the switching noise at the time of the next switch change. Here, the time required to read one pixel is t,%t.

高速ファクシミリに使用する場合要求される1画素の読
取時間は2μs以下である。第2図の装置ではスイッチ
ングノイズ防止および寄生容量の放電に要する時間1.
〜【、およびt1〜t、は約1μsの時間を要している
。これは、マトリクスの2層配線の配線交差部に起因す
るセンサ寄生容IJ      13′       
lヲ“爪を寸、倉121合噌ノなどが数百pFと大きな
値をもち、走査用スイッチの寄生容量も数十pFと大き
いためである。またここで、読取装置の信号読出し速度
金玉ける目的でオン抵抗の低い電界効果形MO8固体ス
イッチを11に用いると制御信号が印加されるゲート電
極と信号が通過するソース、ドレインとの間の結合容量
が増加するため、スイッチングノイズは大きくなり、1
μs程度ではそれを打消すことはできない。このように
、第2図の構成による光学読取装置では信号読出しの高
速化が困難である。
When used in high-speed facsimile, the required reading time for one pixel is 2 μs or less. In the device shown in FIG. 2, the time required to prevent switching noise and discharge parasitic capacitance is 1.
~[, and t1 to t, require approximately 1 μs. This is due to the sensor parasitic capacitance IJ13' caused by the wiring intersections of the two-layer wiring of the matrix.
This is because the capacitance of the capacitor 121 has a large value of several hundred pF, and the parasitic capacitance of the scanning switch is also large, several tens of pF. If a field-effect MO8 solid-state switch with low on-resistance is used for 11 for the purpose of switching, the coupling capacitance between the gate electrode to which the control signal is applied and the source and drain through which the signal passes increases, resulting in increased switching noise. ,1
It cannot be canceled in about μs. As described above, it is difficult to increase the speed of signal readout with the optical reading device having the configuration shown in FIG.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、第2図に示すようなマトリクス駆動法
による光学読取装置改良して高速な信号読出しが可能な
光学読取装置を提供することにある。
An object of the present invention is to improve the optical reading device using the matrix driving method as shown in FIG. 2 and to provide an optical reading device capable of high-speed signal reading.

〔発明の概要〕[Summary of the invention]

本発明は上記目的を達成するため、共通電極側から信号
読出しを行なうことにより、1走査に必要なスイッチの
切換え回数を従来より1桁以上低減し、寄生容量の原因
となるマトリクス多層配線部の影響を除去することによ
り、高速な信号読出しが可能で、雑音成分の少ない光学
読取装置を実現している。
In order to achieve the above object, the present invention reads out signals from the common electrode side, thereby reducing the number of switching times required for one scan by more than one order of magnitude compared to the conventional method, and reducing the number of switching times required for one scan by more than one order of magnitude compared to the conventional method. By removing the influence, an optical reading device that can read signals at high speed and has few noise components is realized.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例を用いて詳細に説明する。 Hereinafter, the present invention will be explained in detail using examples.

本発明の第1の実施例を第4図、第5図および第6図を
用いて詳細に説明する。
A first embodiment of the present invention will be described in detail using FIGS. 4, 5, and 6.

第4図は、発明による光学読取装置の一実施例の回路構
成を示すものであり、第5図、第6図はその動作を説明
するためのタイムチャートおよび動作原理図である。な
お、説明の繁雑さを避けるため4×4のマトリクス構造
としている。
FIG. 4 shows the circuit configuration of an embodiment of the optical reading device according to the invention, and FIGS. 5 and 6 are time charts and operation principle diagrams for explaining its operation. Note that in order to avoid complexity of explanation, a 4×4 matrix structure is used.

第4図において、分離ダイオード8のアノード側は個別
電極Y、〜Y4に接続し、ホトダイオード9(もしくは
光導電性を有する容量)のアノード側は共通電極X、〜
X4に接続し、それぞれアナログスイッチ20〜27.
28〜35を介してターゲット電圧源19あるいはグラ
ンド、バイアス電圧源12あるいはプリアンプ入力端子
に接続する。これらのアナログスイッチ20〜27゜2
8〜35は、それぞれ個別電極走査回路44および共通
電極走査回路45により走査され、画素ごとに蓄積した
信号電荷をプリアンプ14および積分器16を用いて電
圧に変換し、サンプルホールド回路(8/H)18を通
して出力される。
In FIG. 4, the anode side of the separation diode 8 is connected to the individual electrodes Y, ~Y4, and the anode side of the photodiode 9 (or a photoconductive capacitor) is connected to the common electrodes X, ~Y4.
X4, and analog switches 20 to 27.
It is connected to the target voltage source 19 or ground, the bias voltage source 12 or the preamplifier input terminal via 28 to 35. These analog switches 20~27゜2
8 to 35 are scanned by an individual electrode scanning circuit 44 and a common electrode scanning circuit 45, respectively, and the signal charge accumulated for each pixel is converted into a voltage using a preamplifier 14 and an integrator 16, and a sample hold circuit (8/H ) 18.

また、共通電極側のアナログスイッチ28〜35の切換
時に、共通電極の寄生容量に蓄積される電荷をリセット
するためのアナログスイッチ15がプリアンプ14の入
力端子に接続しており、プリアンプの飽和を防いでいる
。これらの個別電極走査回路44、共通電極走査回路4
5、積分器16、S/I(回路18、寄生容量リセット
用アナログスイッチ15は制御信号発生回路46により
制御される。
Further, when the analog switches 28 to 35 on the common electrode side are switched, an analog switch 15 is connected to the input terminal of the preamplifier 14 to reset the charge accumulated in the parasitic capacitance of the common electrode, thereby preventing saturation of the preamplifier. I'm here. These individual electrode scanning circuits 44 and common electrode scanning circuits 4
5. The integrator 16, the S/I circuit 18, and the parasitic capacitance reset analog switch 15 are controlled by the control signal generation circuit 46.

第5図において、Y+〜Y、、XI−X、はそれぞれ個
別電極、共通電極に印加される電圧の変化を示したもの
である。読み出しを行なう画素の個別電極にはターゲッ
ト電圧源(VT)19、共通電極にはプリアンプ入力端
子が接続される。すなわち第6図の(a)の状態である
。プリアンプ14には低入力インピーダンスのものを用
い、その入力端は仮想的に接地されているものと見做す
ことができる。この結果、分離ダイオード8が順方向に
バイアスされ、蓄積期間中にホトダイオード9に流れた
電荷Qsに等しい電荷が、分離ダイオード8のカソード
側に注入される。このときプリアンプ14には電荷Qs
に一定のオフセットを加えた正の電荷Q、が入り、積分
器16により積分される。引き続いて個別電極は接地さ
れ、第6図(b)の状態になる。このとき、プリアンプ
に負のオフセット電荷−Q−が入り、積分器16により
、それらのオフセットが打ち消され、信号電荷Q+5(
=Q、−Qlに比例した事、圧が出力端に生じる。
In FIG. 5, Y+ to Y, , XI-X indicate changes in the voltage applied to the individual electrodes and the common electrode, respectively. A target voltage source (VT) 19 is connected to the individual electrode of the pixel to be read, and a preamplifier input terminal is connected to the common electrode. That is, the state is shown in FIG. 6(a). The preamplifier 14 has a low input impedance, and its input terminal can be considered to be virtually grounded. As a result, the isolation diode 8 is biased in the forward direction, and a charge equal to the charge Qs flowing through the photodiode 9 during the accumulation period is injected into the cathode side of the isolation diode 8. At this time, the preamplifier 14 has a charge Qs
A positive charge Q, which is obtained by adding a certain offset to Q, enters and is integrated by an integrator 16. Subsequently, the individual electrodes are grounded, resulting in the state shown in FIG. 6(b). At this time, negative offset charges -Q- enter the preamplifier, and these offsets are canceled by the integrator 16, and the signal charge Q+5 (
=Q, a pressure proportional to -Ql is generated at the output end.

読み出しを行なわない画素は、第6図の(b)〜(d)
のいずれかの状態となる。(C)(d)において、たと
えばバイアス′rli圧Vm’iターゲット畦圧Vtの
1/2− に設定すれば、両電極に印加される電圧の差
はともにV r / 2となる。したがって0))〜(
d)の状態で、いずれのダイオードも逆方向にバイアス
される条件を作り出すことができる。すなわち、その画
素の光量蓄積の情報が保存される。
Pixels that are not read out are shown in (b) to (d) in Figure 6.
It will be in one of the following states. (C) In (d), if the bias 'rli pressure Vm'i is set to 1/2- of the target ridge pressure Vt, the difference between the voltages applied to both electrodes will both be V r /2. Therefore 0))~(
In state d), a condition can be created in which both diodes are reverse biased. In other words, information about the light amount accumulation of that pixel is saved.

第5図で、共通′電極側のアナログスイッチ28〜35
の切換え動作に伴ない、プリアンプの出力にスパイク状
の雑音が生じる。この原因は、先に述べたように共通電
極やアナログスイッチ28〜35の寄生容量にある。た
だし、多層配線部のない共通電極の寄生容量は、個別配
線側に比べ極めて小さいため、スパイク雑音を軽減する
ことができる。1だ、第3図と比較すれば明らかなよう
に、共通電極側のアナログスイッチ28〜35を画素ご
とに切換える必要はなく、各共通電極ごとに行なえばよ
い。
In Fig. 5, analog switches 28 to 35 on the common electrode side
Along with the switching operation, spike-like noise occurs in the output of the preamplifier. The cause of this is the parasitic capacitance of the common electrode and the analog switches 28 to 35, as described above. However, since the parasitic capacitance of the common electrode without the multilayer wiring section is extremely small compared to the individual wiring side, spike noise can be reduced. 1. As is clear from a comparison with FIG. 3, it is not necessary to switch the analog switches 28 to 35 on the common electrode side for each pixel, but it is sufficient to switch the analog switches 28 to 35 for each common electrode.

したがって、たとえばA4サイズの受光素子(1728
画素)で、共通電極と個別電極がそれぞれ32本、54
本の場合、1走査に要する切換え回数を従来の1154
の32回に減少させることが可能となる。したがって、
プリアンプのリセット動作に要する時間も従来の115
4に短縮することができ、高速な読出し動作が実現でき
る。
Therefore, for example, an A4 size light receiving element (1728
pixel), the number of common electrodes and individual electrodes is 32 and 54, respectively.
In the case of books, the number of switching required for one scan can be reduced to 1154
This makes it possible to reduce this to 32 times. therefore,
The time required to reset the preamplifier is also 115 times longer than the conventional one.
4, and a high-speed read operation can be realized.

1だ、共通電極側に液晶駆動用の比較的スイッチング速
度の遅いアナログスイッチを使用した場合でも、その切
換回数が少ないため、1走査に要する読取時間を増加さ
せる要因にはなり得ない。
1. Even if an analog switch with a relatively slow switching speed for driving the liquid crystal is used on the common electrode side, the number of switching is small, so it cannot be a factor that increases the reading time required for one scan.

したがって、走査回路系を大幅にコストダウンすること
ができる。
Therefore, the cost of the scanning circuit system can be significantly reduced.

次に本発明の第2の実施例について説明する。Next, a second embodiment of the present invention will be described.

第7図は本発明による光学読取装置の一実施例の受光素
子と駆動回路の構成を示すものであり、第8図はその動
作を説明するだめの原理図である。
FIG. 7 shows the configuration of a light receiving element and a driving circuit of an embodiment of the optical reading device according to the present invention, and FIG. 8 is a principle diagram for explaining its operation.

第7図を用いて、第1の実施例との相違点全中心に説明
する。分離ダイオード8のカソードには光導電性をもつ
容量9′が接続され、蓄積期間中に光7[L流を蓄積す
る。!!た個別電極Y1〜Y4は個別′11L極走査回
路44により直接駆動される。この受光素子を駆動する
場合のタイムチャートは第5図に示したものに等しい。
Using FIG. 7, the explanation will focus on all the differences from the first embodiment. A photoconductive capacitor 9' is connected to the cathode of the separation diode 8 and stores the light 7 [L current] during the storage period. ! ! The individual electrodes Y1 to Y4 are directly driven by the individual '11L pole scanning circuit 44. The time chart for driving this light receiving element is the same as that shown in FIG.

第8図は、本実施例の動作原理図である。信号読出し時
にはa)、それ以外はb)〜d)のいずれかの状態とな
る。第1の実施例では第6図d)の状態でバイアス市、
圧v!lの値が大きくなると、ホトダイオード9が順方
向にバイアスされ、その画素の情報が失われるという欠
点があった。これに対し、本実施例では、ホトダイオー
ドではなく、光導電性の容量9′を用いているため、上
記の欠点がない。すなわち、バイアス′巾、圧VBをタ
ーゲット′亀圧VT近く、あるいはそれ以上の゛電圧を
印加しても、画素情報が保存されるため、光量に関する
飽和レベルを大きくとることができるという特徴がある
FIG. 8 is a diagram showing the operating principle of this embodiment. When reading a signal, the state is a), and at other times, the state is any one of b) to d). In the first embodiment, the bias city is placed in the state shown in FIG. 6 d).
Pressure v! When the value of l becomes large, the photodiode 9 is biased in the forward direction, and the information of that pixel is lost. In contrast, in this embodiment, the photoconductive capacitor 9' is used instead of a photodiode, so the above-mentioned drawback is not present. In other words, even if the bias width and voltage VB are close to or higher than the target voltage VT, pixel information is preserved, so the saturation level regarding the amount of light can be increased. .

なお、分離ダイオード8のがわりにホトダイオードを用
い、光導電性の容量9′ではなく単なる容量を用いても
同様の効果が得られることは明らかである。
It is clear that the same effect can be obtained by using a photodiode instead of the isolation diode 8 and by using a simple capacitor instead of the photoconductive capacitor 9'.

次に、第3の実施例について説明する。第9図はその構
成図であり、第10図は動作を説明するためのタイミン
グチャートである。なお説明を容易にするため、個別電
極、共通電極がともに6本、画素数が18受光素子を用
い、先に述べた2つの実施例との相違点を中心に述べる
Next, a third example will be described. FIG. 9 is a configuration diagram thereof, and FIG. 10 is a timing chart for explaining the operation. In order to simplify the explanation, a light receiving element with six individual electrodes and six common electrodes and 18 pixels will be used, and the differences from the two embodiments described above will be mainly described.

第9図において、個別電極Y I” Y sに接続する
3組の画素並びをそれぞれ前半と後半に分け、これらに
共通電極X1〜X6を設け、個別電極走査回路44およ
び共通電極走査回路45を駆動することにより第10図
に示すような電圧全印加する。個別電極Y、〜Ygには
ホトダイオードB11共通電極X I−X sに接続す
るのは単なる容量9“である。個別電極Xl〜Xsには
アナログスイッチ50〜61が接続され、バイアス配圧
源12(■、l)、あるいはアナログスイッチ62〜6
5を介してプリアンプ14入力端子(仮想接地)、また
はグランドに接続される。これらのアナログスイッチは
、制御信号発生回路46により制御される。
In FIG. 9, three sets of pixel arrays connected to the individual electrodes YI''Ys are divided into the first half and the second half, common electrodes X1 to X6 are provided to these, and an individual electrode scanning circuit 44 and a common electrode scanning circuit 45 are provided. By driving, a full voltage as shown in FIG. 10 is applied.A mere capacitor 9'' is connected to the photodiode B11 and the common electrode XI-Xs to the individual electrodes Y, to Yg. Analog switches 50 to 61 are connected to the individual electrodes Xl to Xs, and bias voltage distribution sources 12 (■, l) or analog switches 62 to 6 are connected to the individual electrodes Xl to Xs.
5 to the preamplifier 14 input terminal (virtual ground) or ground. These analog switches are controlled by a control signal generation circuit 46.

本実施例の特徴は、例えば共通電極X、に属する画素の
信号読出し動作と、共通電極X1に属する画素の空読み
を同時に行なうことができる点にある。
A feature of this embodiment is that, for example, a signal readout operation for pixels belonging to the common electrode X and an idle reading operation for pixels belonging to the common electrode X1 can be performed simultaneously.

ブた、共通′電極Xtに属する画素の信号読出し動作中
に、次に読出すべき共通電極X、の寄生容I:のリセッ
トを行なうことも可能である。
However, it is also possible to reset the parasitic capacitance I: of the common electrode X to be read next during the signal reading operation of the pixel belonging to the common electrode Xt.

これらの関係全第10図を用いて説明する。図中のT1
の期間はアナログスイッチ58.63を介して、共通′
11L極X、は接地され、寄生容量の影響がリセットさ
れる。次にr1+黛の期間では、X。
All of these relationships will be explained using FIG. T1 in the diagram
During the period, the common '
11L pole X is grounded to reset the effects of parasitic capacitance. Next, in the period of r1 + Mayuzumi, X.

はアナログスイッチ58.62を通してプリアンプ14
の入力端子(仮想接地)に接続し、個別電極Y4〜Y6
に順次ターゲラ) tl′L圧VTが印加される。この
結果プリアンプ14の出力端子には図のようなパルス波
形が生じ、積分器16の出力には、画素ごとに蓄積した
電荷に比例した電圧が生じる。引き続き、T1〜T6の
期間内は共通電極X!が再び接地状態となり、T4で個
別電極X4〜XIにターゲット電圧VTが印加される。
is the preamplifier 14 through analog switches 58 and 62.
Connect to the input terminal (virtual ground) of the individual electrodes Y4 to Y6
tl'L pressure VT is applied sequentially to As a result, a pulse waveform as shown in the figure is generated at the output terminal of the preamplifier 14, and a voltage proportional to the charge accumulated in each pixel is generated at the output of the integrator 16. Subsequently, during the period T1 to T6, the common electrode X! becomes grounded again, and target voltage VT is applied to individual electrodes X4 to XI at T4.

この結果、各画素のホトダイオード8′が順方向にバイ
アスされて、十分な空読み動作が行なわれる。
As a result, the photodiode 8' of each pixel is biased in the forward direction, and a sufficient idle reading operation is performed.

TsQ後端で、アナログスイッチ59がON状態となり
、共通電極X、には、ホトダイオード8′  〜が逆バ
イアスとなるバイアス電圧Vmが印加され、それぞれの
画素は光量蓄積状態に移行する。1だT3〜T6の期間
で、共通電極Xsはプリアンプ14に接続され、各画素
の信号読出しが並行して行なわれる。
At the rear end of TsQ, the analog switch 59 is turned on, and a bias voltage Vm that reverse biases the photodiodes 8' is applied to the common electrode X, and each pixel shifts to a light amount accumulation state. During the period T3 to T6, the common electrode Xs is connected to the preamplifier 14, and signals from each pixel are read out in parallel.

このように、共通電極を分割して、信号読出し動作や、
空読み動作、寄生容量のリセット動作が同時に進行する
ような駆動方法を用いることにより、有害な雑音成分が
少なく、高速な信号読出しが可能な受光素子を実現する
ことができる。
In this way, the common electrode can be divided to perform signal readout operations,
By using a driving method in which the idle reading operation and the parasitic capacitance reset operation proceed simultaneously, it is possible to realize a light receiving element that has few harmful noise components and is capable of high-speed signal reading.

なお、本実施例では、ホトダイオード8′と容量9#で
構成される受光素子を用いたが、前実施例のような分離
ダイオード8とホトダイオード9、またに分離タイオー
ド8と光導電性容量9′で構成した場合でも同様の効果
が得られることは明らかである。甘た、さらに高速化す
るために、共通7%極の組ごとにプリアンプを設け、こ
れを並行して動作させるという方法をとることも可能で
ある。
In this embodiment, a light receiving element composed of a photodiode 8' and a capacitor 9# was used, but a separation diode 8 and a photodiode 9, as well as a separation diode 8 and a photoconductive capacitor 9' as in the previous embodiment, were used. It is clear that the same effect can be obtained even when configured as follows. In order to further increase the speed, it is also possible to provide a preamplifier for each set of common 7% poles and operate them in parallel.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、受光素子の共通電極側から信号読出し
を行なうことにより、スイッチの切換えや、寄生容量の
リセットなどに要する時間を大幅に短縮することができ
、高速な信号読出しが可能となる。寸だ、液晶駆動用の
比較的動作速度の遅いアナログスイッチを用いても、読
取速度はそれほど低下しないだめ、駆動回路を含めたコ
ストを大幅に低減することができる。
According to the present invention, by reading signals from the common electrode side of the light receiving element, the time required for switching switches, resetting parasitic capacitance, etc. can be significantly shortened, and high-speed signal reading is possible. . In fact, even if an analog switch for driving the liquid crystal, which has a relatively slow operating speed, is used, the reading speed does not decrease much, and the cost including the driving circuit can be significantly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は密着読取り方式ラインセンサの構成図、第2図
は従来のマトリクス駆動ラインセンサの構成図、第3図
はそのタイミングチャート、第4図は本発明の第1の実
施例の構成図、第5図はそのタイミングチャー)、@6
図はその動作原理図、第7図は本発明の第2の実施例の
構成図、第8図はその動作原理図、第9図は本発明の第
3の実施例の構成図、第10図はそのタイミングチャー
トである。 1・・・密着読取りラインセンサ、2・・・受光部分、
3・・・レンズアレイ、4・・・光源(LED等)、5
・・・原稿、6・・・原移走査方向(副走査方向)、7
・・・主走査方向、8・・・分離ダイオード、9・・・
ホトターイオード、8′・・・ホトダイオード、9′・
・・光導電性容量、9″・・・容量、10・・・共通電
極走査回路、11・・・個別電極走査用スイッチ、12
・・・バイアス電圧源(VB )、13.13’ 、1
3N・・・個別電極寄生容量、14・・・ノリアンプ、
15・・・リセット用スイッチ、16・・・積分器、■
。・・・読出し時出力電流、vo・・・積分器出力電圧
、QR・・・寄生容量蓄積電荷、Qや・・・立ち上り時
電荷、Q−・・・立ち下り時電荷、18・・・サンプル
ホールド回路、19・・・ターゲット電圧源(■T)、
20〜27・・・個別電極走査用アナログスイッチ、2
8〜35・・・共通電極走査用アナログスイッチ、36
〜43・・・インバータ、44・・・個別電極走査回路
、45・・・共通電極走査回路、46・・・制御信号発
生回路、50〜61・・・共通電極走査用アナログスイ
ッチ、62〜65・・・組切換え用アナログスイッチ、
66〜73・・・インバータ。 第1図 篤5図 Y4 と4 ハ’lL入 S/H 出η 第 6 口 <6)        (+))     <C)  
    (ぬ茅 to  図 pt f静π 出θ 第1頁の続き 0発 明 者 田尻哲男 横須賀市武1丁目2356番地日本 電信電話公社横須賀電気通信研 突所内 ■出 願 人 日本電信電話公社
Fig. 1 is a block diagram of a close reading type line sensor, Fig. 2 is a block diagram of a conventional matrix drive line sensor, Fig. 3 is a timing chart thereof, and Fig. 4 is a block diagram of a first embodiment of the present invention. , Figure 5 is the timing chart), @6
7 is a block diagram of the second embodiment of the present invention, FIG. 8 is a block diagram of the operating principle, FIG. 9 is a block diagram of the third embodiment of the present invention, and FIG. The figure is a timing chart. 1... Close reading line sensor, 2... Light receiving part,
3... Lens array, 4... Light source (LED etc.), 5
...Original, 6...Original scanning direction (sub-scanning direction), 7
...Main scanning direction, 8...Separation diode, 9...
Photodiode, 8′...Photodiode, 9′・
...Photoconductive capacitor, 9''...Capacitance, 10...Common electrode scanning circuit, 11...Switch for individual electrode scanning, 12
...Bias voltage source (VB), 13.13', 1
3N...Individual electrode parasitic capacitance, 14...Norian amplifier,
15... Reset switch, 16... Integrator, ■
. ...output current during readout, vo...integrator output voltage, QR...parasitic capacitance accumulated charge, Q...charge at rise, Q-...charge at fall, 18...sample Hold circuit, 19... target voltage source (■T),
20-27... Analog switch for individual electrode scanning, 2
8-35...Analog switch for common electrode scanning, 36
~43...Inverter, 44...Individual electrode scanning circuit, 45...Common electrode scanning circuit, 46...Control signal generation circuit, 50-61...Analog switch for common electrode scanning, 62-65 ...Analog switch for switching combinations,
66-73...Inverter. Figure 1 Atsushi Figure 5 Y4 and 4 C'lL in S/H out η 6th mouth <6) (+)) <C)
(Numaya to figure pt f static π exit θ Continuation of page 1 0 Author: Tetsuo Tajiri, Yokosuka Telecommunications Research Institute, Nippon Telegraph and Telephone Public Corporation, 1-2356 Takeshi, Yokosuka-shi, Japan) Applicant: Nippon Telegraph and Telephone Public Corporation

Claims (1)

【特許請求の範囲】 1、ホトダイオードと容量、光導電膜と分離用ダイオー
ド、またはホトダイオードと、これと整流方向が逆の分
離用ダイオードを直列に接続した単位画素を1次元に配
列し、これらを連続した少なくとも2つ以上の群に分割
し、各々の群の全画素をそれぞれに対応する共通電極に
、また各群中で画素並びに対して相対的に同位置にある
画素を、それぞhに対応する個別電極にまとめた1次元
の受光素子において、信号読取りを行なわない群には分
離ダイオードを逆バイアスにする電圧を、信号読取りを
行なう群は出力回路に接続し、各群中画素並びに従って
個別電極に分離ダイオードまたはホトダイオードを順方
向バイアスする電圧を順次印加することにより信号読取
りを行なうことを特徴とする光学読取装置。 2、特許請求の範囲第1項記載の光学読取装置であって
、前記群に属する画素をさらに2つ以上の組に分割し、
それぞれの組に共通電極を設けた受光素子において、信
号を読出す組については共通電極を出力回路に接続し、
個別電極に各々の分離ダイオードまたはホトダイオード
が順方向にバイアスされる電圧を順次印加する信号読出
し動作を行ない、この組と相対的に同じ位置にあって、
読出しを行なわない組については、前記ダイオードが逆
バイアスとなる電圧を共通電極に印加し、それ以外の組
については、前記ダイオードがすべて逆バイアスとなる
電圧を共通電極と個別電極に印加する蓄積動作を行なう
迭ゝ、あるいは前記ダイオードのうち少なくとも2つが
同時に順バイアス状態となる電圧を前記両電極に印加す
る空読み動作を行なうことを特徴とする光学読取装置。
[Claims] 1. A unit pixel in which a photodiode and a capacitor, a photoconductive film and a separation diode, or a photodiode and a separation diode whose rectifying direction is opposite to this are connected in series is arranged in one dimension, and these are arranged in one dimension. Divide into at least two consecutive groups, all the pixels of each group are connected to the corresponding common electrode, and the pixels in each group at the same position relative to the pixel arrangement are connected to h. In the one-dimensional light-receiving elements grouped into corresponding individual electrodes, a voltage that reverse biases the separation diode is applied to the group that does not perform signal reading, and a voltage that reverse biases the separation diode is applied to the group that performs signal reading, and the voltage is applied to the group that does not perform signal reading according to the pixel arrangement in each group. An optical reading device characterized in that a signal is read by sequentially applying a voltage that forward biases a separation diode or a photodiode to individual electrodes. 2. The optical reading device according to claim 1, further dividing the pixels belonging to the group into two or more groups,
In the light receiving element in which each group is provided with a common electrode, the common electrode of the group for reading out the signal is connected to the output circuit,
A signal readout operation is performed by sequentially applying a forward-biased voltage to each isolation diode or photodiode to the individual electrode, and the isolation diode or photodiode is located at the same position relative to the group,
For groups that do not perform readout, a voltage that causes the diodes to be reverse biased is applied to the common electrode, and for other groups, a voltage that causes all of the diodes to be reverse biased is applied to the common electrode and the individual electrodes. An optical reading device characterized in that it performs an idle reading operation in which a voltage is applied to both electrodes so that at least two of the diodes become forward biased at the same time.
JP17765082A 1982-10-12 1982-10-12 optical reader Pending JPS5967770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17765082A JPS5967770A (en) 1982-10-12 1982-10-12 optical reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17765082A JPS5967770A (en) 1982-10-12 1982-10-12 optical reader

Publications (1)

Publication Number Publication Date
JPS5967770A true JPS5967770A (en) 1984-04-17

Family

ID=16034697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17765082A Pending JPS5967770A (en) 1982-10-12 1982-10-12 optical reader

Country Status (1)

Country Link
JP (1) JPS5967770A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140148A (en) * 1989-10-02 1992-08-18 Nippon Steel Corporation Method and apparatus for driving image sensor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140148A (en) * 1989-10-02 1992-08-18 Nippon Steel Corporation Method and apparatus for driving image sensor device

Similar Documents

Publication Publication Date Title
EP0573045B1 (en) Liquid crystal display device having photosensor
EP0168030B1 (en) Contact type image sensor and driving method therefor
JPS62173861A (en) Photosensitive pixels and their operation method
EP0437340A2 (en) Image sensor
JPH0888804A (en) Photoelectric converter and detection method using the same
US4045817A (en) Semiconductor optical image sensing device
JPS59107679A (en) Read-out device using matrix of photodetector element
JPH02504325A (en) document reading device
KR970014163A (en) Image Pick-up Apparatus
JPH0937159A (en) Image detector
US6449014B1 (en) Image sensor having a low impedance reading block between pixel data lines and output line
US5384456A (en) Image sensor in which illumination by electroluminescent device is synchronized with reading operation
US5262850A (en) Photoelectric converting device having reduced line sensor space
EP0258861A2 (en) Contact-type linear image sensor
JPS5967770A (en) optical reader
CN102569309B (en) Optical sensor and photosensor array
TW571584B (en) Image sensor
KR940006933B1 (en) Contact image sensor
US5237422A (en) High speed clock driving circuitry for interline transfer ccd imagers
US5235174A (en) Image sensor having dual shift registers and a plurality of capacitors
US5539458A (en) TFT-drive image sensor capable of producing an offset-free image signal
US3538380A (en) Electroluminescent display unit including discharge path
JPH07147651A (en) Picture element structure of solid state image pickup device and solid state image pickup device
US5335092A (en) Contact type image sensor
JPH0750784A (en) Photoelectric converter