JPS5961163A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5961163A JPS5961163A JP57171244A JP17124482A JPS5961163A JP S5961163 A JPS5961163 A JP S5961163A JP 57171244 A JP57171244 A JP 57171244A JP 17124482 A JP17124482 A JP 17124482A JP S5961163 A JPS5961163 A JP S5961163A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistor
- polycrystalline silicon
- resistance
- polysilicon resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、詳しくは半導体装置の
多結晶シリコン（ポリシリごＩン）の抵抗値をモニター
しながら前記ポリシリコン抵抗にイオン注入をなしその
抵抗値を高精度に変更させる方法に関する。
多結晶シリコン（ポリシリごＩン）の抵抗値をモニター
しながら前記ポリシリコン抵抗にイオン注入をなしその
抵抗値を高精度に変更させる方法に関する。
（２）技術の背景
半導体装置のポリシリコン抵抗にイオン注入をなし当該
抵抗の抵抗値を低下させることが行われている。
抵抗の抵抗値を低下させることが行われている。
第１図には半導体装置のポリシリコン抵抗が１ｌｌｉ面
図で示され、同図において、■は酸化膜（二酸化シリコ
ン膜）、２はポリシリコン抵抗、３は絶縁膜（例えぼり
ん・シリケート・ガラス（ＰＳＧ）膜）、４はアルミニ
ウム配線、５は保護膜（ＰＳＧ膜）をそれぞれ示し、ア
ルミニウム配線４は絶縁膜３を成長した後にそれに窓開
げをなし、しかる後にアルミニウムを蒸着することによ
って形成され、ポリシリコン抵抗２と接続されている。
図で示され、同図において、■は酸化膜（二酸化シリコ
ン膜）、２はポリシリコン抵抗、３は絶縁膜（例えぼり
ん・シリケート・ガラス（ＰＳＧ）膜）、４はアルミニ
ウム配線、５は保護膜（ＰＳＧ膜）をそれぞれ示し、ア
ルミニウム配線４は絶縁膜３を成長した後にそれに窓開
げをなし、しかる後にアルミニウムを蒸着することによ
って形成され、ポリシリコン抵抗２と接続されている。
ポリシリコン抵抗２の導電型が図示の如くｎ＋ρｎ＋で
あったとすると、この抵抗は第２図の等価回路図に示さ
れる如くタイオートが逆に接続されたものと同様の構成
となり、とちら方向に電圧をかけても電流は流れない、
すなわち、どちら方向にバイアスをかけてもいずれかの
ダイオードには逆バイアスがか＆Ｊられるので電流が流
れない。すなわちポリシリコン抵抗２は高抵抗の状態に
ある。
あったとすると、この抵抗は第２図の等価回路図に示さ
れる如くタイオートが逆に接続されたものと同様の構成
となり、とちら方向に電圧をかけても電流は流れない、
すなわち、どちら方向にバイアスをかけてもいずれかの
ダイオードには逆バイアスがか＆Ｊられるので電流が流
れない。すなわちポリシリコン抵抗２は高抵抗の状態に
ある。
ここで、ポリシリコン抵抗２のｐ形部分にｎ形不純物を
イオン注入すると、ポリシリコン抵抗２の導電型はｎ”
ｎ ｎ＋となって電流が流れる、すなわらポリソリコ
ン抵抗２は低抵抗の状態になる。上記の如くに形成した
集積回路はポリシリコン抵抗の導電型を変えること、ず
なわら抵抗値を変えることによってプログラムを作成を
可能にする。
イオン注入すると、ポリシリコン抵抗２の導電型はｎ”
ｎ ｎ＋となって電流が流れる、すなわらポリソリコ
ン抵抗２は低抵抗の状態になる。上記の如くに形成した
集積回路はポリシリコン抵抗の導電型を変えること、ず
なわら抵抗値を変えることによってプログラムを作成を
可能にする。
（３）従来技術と問題点
従来のイオンの作り方には放電によるイオン化と加熱に
よるイオン化とがあったが、いずれの方法によってもイ
オンビームのスポットの直（そを１．０μｍ以Ｆにはす
ることができず、集ｆｆ１ＩＬｉｌ路のｉＲ’に細化の
傾向に対応することができなくなりつつある。
よるイオン化とがあったが、いずれの方法によってもイ
オンビームのスポットの直（そを１．０μｍ以Ｆにはす
ることができず、集ｆｆ１ＩＬｉｌ路のｉＲ’に細化の
傾向に対応することができなくなりつつある。
また、従来の方法では、イオン注入を終ってのなりれば
抵抗値の変更があったか否かが判らず、・イオン注入を
なしつつ抵抗値を１Ｊｌｌｌ定して商Ｉｉ’ｉ度に特定
の抵抗値にまで抵抗値を調整する（１リミンク）ごとは
未だなされζいない。
抵抗値の変更があったか否かが判らず、・イオン注入を
なしつつ抵抗値を１Ｊｌｌｌ定して商Ｉｉ’ｉ度に特定
の抵抗値にまで抵抗値を調整する（１リミンク）ごとは
未だなされζいない。
（４）発明の目的
本発明は上記従来の問題点に鑑の、ビーム・スポットを
小に絞ったイオンビームを半導体装置の配線に接続され
た多結晶シリコン抵抗にイオン注入し、該抵抗の抵抗値
をモニターしつつ変更させ、集積回路が形成された後に
抵抗値を変えてプログラムを作成することを可能にする
半導体装置の製造方法を提供することを目的とする。
小に絞ったイオンビームを半導体装置の配線に接続され
た多結晶シリコン抵抗にイオン注入し、該抵抗の抵抗値
をモニターしつつ変更させ、集積回路が形成された後に
抵抗値を変えてプログラムを作成することを可能にする
半導体装置の製造方法を提供することを目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、酸化膜の上に形成さ
れ半導体装置の配線に接続された多結晶シリコン抵抗の
抵抗値をモニターしつつ前記多結晶シリコン抵抗にイオ
ン注入し、該抵抗の抵抗値を変更することを特徴とする
半導体装置の製造方法を提供することによって達成され
る。
れ半導体装置の配線に接続された多結晶シリコン抵抗の
抵抗値をモニターしつつ前記多結晶シリコン抵抗にイオ
ン注入し、該抵抗の抵抗値を変更することを特徴とする
半導体装置の製造方法を提供することによって達成され
る。
（６）発明の実施例
本発明の方法の実施においては、フィールド・−エミッ
ション型イメン・ソース（Ｆｉｅｌｄ Ｅｍｉｓ−ｓｉ
ｏｎ Ｉｏｎ ５ｏｕｒｃｅ ）を用いる。かがるイオ
ン・ソースを用いることにより、イオンのビーム・スポ
ットを１．０μ粕以下０．１．ｕｍ程度にまで絞ること
が可能であり、集積回路の微細化に十分対応することが
可能となる。また、ビームに重圧を印加することによっ
て任意の位置にビーム・スポットを微調整でもって動か
すことが可能になる。
ション型イメン・ソース（Ｆｉｅｌｄ Ｅｍｉｓ−ｓｉ
ｏｎ Ｉｏｎ ５ｏｕｒｃｅ ）を用いる。かがるイオ
ン・ソースを用いることにより、イオンのビーム・スポ
ットを１．０μ粕以下０．１．ｕｍ程度にまで絞ること
が可能であり、集積回路の微細化に十分対応することが
可能となる。また、ビームに重圧を印加することによっ
て任意の位置にビーム・スポットを微調整でもって動か
すことが可能になる。
かかるイオン・ソースを用い、第１図に矢印で示す如く
保護膜５の上からポリシリコン抵抗２のｐ形部分にトナ
ー不純物をイオン注入し、ｐ形部分をｎ形部分に変える
と、ポリシリコン抵抗２の導電型はｎ”ｎｎ＋となり、
電流が流れる、ずなわら抵抗値は高抵抗から低抵抗の状
態になる。
保護膜５の上からポリシリコン抵抗２のｐ形部分にトナ
ー不純物をイオン注入し、ｐ形部分をｎ形部分に変える
と、ポリシリコン抵抗２の導電型はｎ”ｎｎ＋となり、
電流が流れる、ずなわら抵抗値は高抵抗から低抵抗の状
態になる。
かくして一般に、ポリシリコン抵抗２の導電型がｎ”ｐ
ｎ ＋ 、 ｎ”ｎｎ ＋ 、 ｎ ＋
ｉｎ” （）こ だ し 、ｉはｐ形でもｎ
形でもないイントリンシックの状態）のものを、ｎ１ｎ
ｎ＋、ｎ＋ｎ′ｎ４、ｎ”ｎｎ’の導電型に変更するこ
と、ずなわら抵抗値が高い状態から低い状態に変え、電
流が流れるように変更し、プログラムを作成することが
可能になる。
ｎ ＋ 、 ｎ”ｎｎ ＋ 、 ｎ ＋
ｉｎ” （）こ だ し 、ｉはｐ形でもｎ
形でもないイントリンシックの状態）のものを、ｎ１ｎ
ｎ＋、ｎ＋ｎ′ｎ４、ｎ”ｎｎ’の導電型に変更するこ
と、ずなわら抵抗値が高い状態から低い状態に変え、電
流が流れるように変更し、プログラムを作成することが
可能になる。
」二記したイオン注入は、フィールド・エミッション型
イオン・ソースを用い、ポリシリコン抵抗２の微細部分
に注入することが可能で、集積回路が完成した後に抵抗
値を変えてプログラムを作成することができる。かくし
て、本発明の方法は、ランダム・アクセス・メモリ （
ＲＡＭ）に冗長性を４１与するために実施され、また読
出し専用メモリ（ＲＯＭ ）にも応用可能である。
イオン・ソースを用い、ポリシリコン抵抗２の微細部分
に注入することが可能で、集積回路が完成した後に抵抗
値を変えてプログラムを作成することができる。かくし
て、本発明の方法は、ランダム・アクセス・メモリ （
ＲＡＭ）に冗長性を４１与するために実施され、また読
出し専用メモリ（ＲＯＭ ）にも応用可能である。
更に本発明の方法においては、ウェハを５００℃程度に
加熱しておいて、チップの端のモニター抵抗を第１図の
ポリシリコン抵抗２と同様に構成し、それの抵抗値を測
定しながらイオン注入を行い、そのウェハの最適ドース
を決めることが可能となる。または、上記の方法におい
て抵抗値を測定しなからウェハを５００℃に加熱し、か
つ、イオン注入を行ってもよい６５００°Ｃの加熱はイ
オン注入の活性化のためなされるものであるが、アルミ
ニウム配線とかＰＳＧ膜の反応を惹起することのない−
よう設定した。
加熱しておいて、チップの端のモニター抵抗を第１図の
ポリシリコン抵抗２と同様に構成し、それの抵抗値を測
定しながらイオン注入を行い、そのウェハの最適ドース
を決めることが可能となる。または、上記の方法におい
て抵抗値を測定しなからウェハを５００℃に加熱し、か
つ、イオン注入を行ってもよい６５００°Ｃの加熱はイ
オン注入の活性化のためなされるものであるが、アルミ
ニウム配線とかＰＳＧ膜の反応を惹起することのない−
よう設定した。
以上に説明した如くに、本発明の方法においては、ポリ
シリコン抵抗の抵抗値を測定しつつその導電型をｐ形か
らｎ形へ、またはｎ形からｐ形へ変えること、すなわち
高抵抗を低抵抗に、また低抵抗を高低抗に変更すること
が可能になるだけでなく、ある特定の抵抗値に、高精度
に調整（トリミング）が可能となり、ポリシリコン抵抗
２を精度よ（特定の抵抗値に変えることができる。
シリコン抵抗の抵抗値を測定しつつその導電型をｐ形か
らｎ形へ、またはｎ形からｐ形へ変えること、すなわち
高抵抗を低抵抗に、また低抵抗を高低抗に変更すること
が可能になるだけでなく、ある特定の抵抗値に、高精度
に調整（トリミング）が可能となり、ポリシリコン抵抗
２を精度よ（特定の抵抗値に変えることができる。
（７）発明の効果
以上、詳細に説明した如く、本発明の方法によれば、で
き上がった集積回路の微細部分にイオン注入が可能とな
り、また、ポリシリコン抵抗の抵抗値をモニターしなが
らイオン注入をなすことによってポリシリコン抵抗の抵
抗値を微調整で変更することができる効果がある。
き上がった集積回路の微細部分にイオン注入が可能とな
り、また、ポリシリコン抵抗の抵抗値をモニターしなが
らイオン注入をなすことによってポリシリコン抵抗の抵
抗値を微調整で変更することができる効果がある。
第１図はポリシリコン抵抗をもった半導体装置要部の断
面図、第２図は第１図の配線の等価回路図である。 １−酸化膜、２−ポリシリコン抵抗、 ３−絶縁膜（ＰＳＧ膜）、４−アルミニウム配線、５−
保護膜（ＰＳＧ膜）
面図、第２図は第１図の配線の等価回路図である。 １−酸化膜、２−ポリシリコン抵抗、 ３−絶縁膜（ＰＳＧ膜）、４−アルミニウム配線、５−
保護膜（ＰＳＧ膜）
Claims (1)
- 酸化膜の上に形成され半導体装置の配線に接続された多
結晶シリコン抵抗の抵抗値をモニターしつつ前記多結晶
シリコン抵抗にイオン注入し、該抵抗の抵抗値を変更す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171244A JPS5961163A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171244A JPS5961163A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961163A true JPS5961163A (ja) | 1984-04-07 |
Family
ID=15919711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171244A Pending JPS5961163A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160961A (ja) * | 1985-01-08 | 1986-07-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63114159A (ja) * | 1986-08-08 | 1988-05-19 | シリコニクス インコ−ポレイテツド | トリム可能な高い値の多結晶シリコン抵抗 |
-
1982
- 1982-09-30 JP JP57171244A patent/JPS5961163A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160961A (ja) * | 1985-01-08 | 1986-07-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63114159A (ja) * | 1986-08-08 | 1988-05-19 | シリコニクス インコ−ポレイテツド | トリム可能な高い値の多結晶シリコン抵抗 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| US4267011A (en) | Method for manufacturing a semiconductor device | |
| JP3032138B2 (ja) | 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JPS62500623A (ja) | 金属移動による抵抗トリミングの方法 | |
| KR940001890B1 (ko) | 폴리실리콘 저항 제조방법 및 그에 의한 반도체 소자 | |
| US10181440B2 (en) | Semiconductor device | |
| JP2775503B2 (ja) | 接合ゲート型電界効果トランジスタの製造方法 | |
| JPS5961163A (ja) | 半導体装置の製造方法 | |
| TW200306647A (en) | Method for fabricating transistor | |
| JPS6358371B2 (ja) | ||
| JPH0467336B2 (ja) | ||
| CA1245370A (en) | Temperature stable self-protected thyristor and method of producing | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JP3175280B2 (ja) | イオン注入方法 | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| JPS6068617A (ja) | 半導体装置のイオンミリング方法 | |
| JPH0642493B2 (ja) | 半導体装置の製造方法 | |
| JP3095150B2 (ja) | 半導体装置 | |
| JPS60245251A (ja) | 半導体装置 | |
| KR980012554A (ko) | 반도체 장치의 고저항 제조 방법 | |
| JPS6165426A (ja) | 半導体装置の製造方法 | |
| JPH08222702A (ja) | トランジスタのしきい電圧調整方法 | |
| JPS6240722A (ja) | 半導体装置の製造方法 | |
| JPH0513693A (ja) | 半導体装置 |