JPS5951533A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5951533A JPS5951533A JP57162498A JP16249882A JPS5951533A JP S5951533 A JPS5951533 A JP S5951533A JP 57162498 A JP57162498 A JP 57162498A JP 16249882 A JP16249882 A JP 16249882A JP S5951533 A JPS5951533 A JP S5951533A
- Authority
- JP
- Japan
- Prior art keywords
- recessed part
- glass
- semiconductor substrate
- suspension
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、たとえば半導体集積回路装置に適用される
半導体装置の製造方法に関し、選択酸化分離方式にみら
れるバードビーク、バードヘッドのない酸化膜絶縁分離
方式を可能とす本手導体装置の製造方法に関するもので
ある。
半導体装置の製造方法に関し、選択酸化分離方式にみら
れるバードビーク、バードヘッドのない酸化膜絶縁分離
方式を可能とす本手導体装置の製造方法に関するもので
ある。
従来例の構成とその問題点
半導体集積回路の分離方式として酸化膜分離は、ＰＮ接
合分離に較べて浮遊容量が小さいため高周波用に適して
いること、分断「用の外部電源が不必要であることなど
の理由のためよく用いられている。この方式の代表例で
あるＬＯＣＯ３法の構造を第１図に示す。
合分離に較べて浮遊容量が小さいため高周波用に適して
いること、分断「用の外部電源が不必要であることなど
の理由のためよく用いられている。この方式の代表例で
あるＬＯＣＯ３法の構造を第１図に示す。
第１図に１．−いて、１は半導体基板、２は酸化膜、３
は窒化膜、４は酸化膜窒化膜をマスクとして形成された
開化部、５は半導体基板１を酸化性雰囲気中で熱処理す
ることによって形成場れた酸化膜分離層、６は開化部４
の横方向酸化によって生じたバードビーク領域の幅、７
は同じく横方向酸化によって生じたバードヘッド領域の
高さである。
は窒化膜、４は酸化膜窒化膜をマスクとして形成された
開化部、５は半導体基板１を酸化性雰囲気中で熱処理す
ることによって形成場れた酸化膜分離層、６は開化部４
の横方向酸化によって生じたバードビーク領域の幅、７
は同じく横方向酸化によって生じたバードヘッド領域の
高さである。
ＬＯＣＯ３法は比較的簡単に酸化膜分離領域を形成でき
るが、バードビーク、バードヘッドの発生が不可避で微
細面積の分離領域を形成するとこの領域の存在は半導体
素子を高密度化するのに不都合があった。
るが、バードビーク、バードヘッドの発生が不可避で微
細面積の分離領域を形成するとこの領域の存在は半導体
素子を高密度化するのに不都合があった。
発明の目的
本発明は上記欠点であるバードビーク、バードヘッドの
発生を原理的に皆無にすることの出来る半導体装置の製
造方法を捺供せんとするものである。
発生を原理的に皆無にすることの出来る半導体装置の製
造方法を捺供せんとするものである。
発明の構成
本発明は、半導体基板上に耐食性マスクを被設し、この
マスクを用いて食刻により半導体基板に四部形成したの
ち、前記四部にガラス物質粉体と導電性付加物を含む懸
濁液によって前記ガラス物質を電着し、ついで熱処理す
る工程をそなえた半導体装置の製造方法である。
マスクを用いて食刻により半導体基板に四部形成したの
ち、前記四部にガラス物質粉体と導電性付加物を含む懸
濁液によって前記ガラス物質を電着し、ついで熱処理す
る工程をそなえた半導体装置の製造方法である。
実施例の説明
第２図は半導体基板に選択的に溝を形成するための説明
図で、′１１はＰ型半導体基板、１２は厚さ約１０００
０人の二酸化シリコン膜、１４は半導体基板１１に形成
された凹部、１５はボロン４オンをドース量６Ｘ１０−
１３ｃｎ「２で形成されたチャンネルストップ領域であ
る。
図で、′１１はＰ型半導体基板、１２は厚さ約１０００
０人の二酸化シリコン膜、１４は半導体基板１１に形成
された凹部、１５はボロン４オンをドース量６Ｘ１０−
１３ｃｎ「２で形成されたチャンネルストップ領域であ
る。
第３図は第２図で示された半導体基板１１に低融点ガラ
スを選択的に電着させるための説明図である。同図で、
１７は容器、１８は低融点ガラスの懸濁液、１９は半導
体基板１１を固定し、これに電圧を付与する陰極電極板
、２０は陽極電極板、２１は直流電源、２２は攪拌子で
ある。
スを選択的に電着させるための説明図である。同図で、
１７は容器、１８は低融点ガラスの懸濁液、１９は半導
体基板１１を固定し、これに電圧を付与する陰極電極板
、２０は陽極電極板、２１は直流電源、２２は攪拌子で
ある。
同図で、容器１７内に適当な溶剤、例えばメチルアルコ
ールに低融点ガラス粉末を混合した懸濁液１８を入れる
。
ールに低融点ガラス粉末を混合した懸濁液１８を入れる
。
尚、メチルアルコールとガラス粉末より作られた懸濁液
は本来絶縁物などで、電着のだめの導電性を付与する目
的で例えばＡｆｉＣβ３の水溶液を少量添加する必要が
ある。導電剤の添加量は懸濁液の導電率によって■′、
御される。次に、半導体基板１１を保持した電極１９を
陰極に、白金板２ｏを陽極に平行に配置後外部直流電源
２１に接続する。半導体基板１１、陽極板２ｏを完全に
懸濁液１８に含浸後、電圧を印加すると半導体基板１１
の酸化膜のない部分のみにガラス粉末が付着する。半導
体基板１１は第２図で示されるように凹部１４のみが酸
化膜がないので、ガラスは四部１４のみに電着する。尚
、ガラス電着にあたっては懸濁液の均一性を保持するた
め攪拌子２２を使用し絶えず懸濁液をＪｂ１拌しながら
作業を行うとＴ１１現性が良い。
は本来絶縁物などで、電着のだめの導電性を付与する目
的で例えばＡｆｉＣβ３の水溶液を少量添加する必要が
ある。導電剤の添加量は懸濁液の導電率によって■′、
御される。次に、半導体基板１１を保持した電極１９を
陰極に、白金板２ｏを陽極に平行に配置後外部直流電源
２１に接続する。半導体基板１１、陽極板２ｏを完全に
懸濁液１８に含浸後、電圧を印加すると半導体基板１１
の酸化膜のない部分のみにガラス粉末が付着する。半導
体基板１１は第２図で示されるように凹部１４のみが酸
化膜がないので、ガラスは四部１４のみに電着する。尚
、ガラス電着にあたっては懸濁液の均一性を保持するた
め攪拌子２２を使用し絶えず懸濁液をＪｂ１拌しながら
作業を行うとＴ１１現性が良い。
ガラス電着時仁１．半専体基板１１の酸化膜上にガラス
粉末は付着しないが容器から取り出す時酸化膜１２の上
にも懸濁液が残る。−このためメチルアルコールのみを
入れた容器に電着の終った半導体基板１１を浸して２〜
３回振動を与え酸化膜上の懸濁液の残シを希釈して取シ
除く。この後、メチルアルコールを乾燥して蒸発さすと
第４図に示すように四部は完全にガラス粉末２３で充て
んされ、二酸化シリコン膜１２の上にはところどころガ
ラス粉末の痕跡２４が残った状態になる。この後、低融
点ガラスの特性で決まる温度、例えば９００℃で３０分
間熱処理を行なうと、ガラス粉末は完全な絶縁膜となっ
て凹部１４を埋めると共に余分なガラス層は二酸化シリ
コン膜１２上に局部的に残った状態になる。
粉末は付着しないが容器から取り出す時酸化膜１２の上
にも懸濁液が残る。−このためメチルアルコールのみを
入れた容器に電着の終った半導体基板１１を浸して２〜
３回振動を与え酸化膜上の懸濁液の残シを希釈して取シ
除く。この後、メチルアルコールを乾燥して蒸発さすと
第４図に示すように四部は完全にガラス粉末２３で充て
んされ、二酸化シリコン膜１２の上にはところどころガ
ラス粉末の痕跡２４が残った状態になる。この後、低融
点ガラスの特性で決まる温度、例えば９００℃で３０分
間熱処理を行なうと、ガラス粉末は完全な絶縁膜となっ
て凹部１４を埋めると共に余分なガラス層は二酸化シリ
コン膜１２上に局部的に残った状態になる。
四部１４に充填されたガラス粉末２３は溶融時に凹部１
４の形状に従って流動し、バードビーク。
４の形状に従って流動し、バードビーク。
バードヘッドは形成されない土、表面も平坦になる。
一方、二酸化シリコン膜１２の上に局部的に付着したガ
ラス層２４は凹凸を有しているので以降の工程に有害で
あるため除去する必要がある。
ラス層２４は凹凸を有しているので以降の工程に有害で
あるため除去する必要がある。
今、二酸化シリコン膜１２の表面層の一部のみをエツチ
ングで除去すると第５図に示すように、その上に付着し
ていたガラス層２４も同時に除去される。この１１０残
った二酸化シリコン膜は再び以降の工程で選択マスク用
として利用できる。又、凹部１４に充ち°↓されたガラ
ス粉末２３は熱処理により絶縁性ガラス２５になる。四
部１４に充填されたガラス層２５を絶縁膜分離領域とし
て利用すれば従来の選択酸化法で見られたバードビーク
。
ングで除去すると第５図に示すように、その上に付着し
ていたガラス層２４も同時に除去される。この１１０残
った二酸化シリコン膜は再び以降の工程で選択マスク用
として利用できる。又、凹部１４に充ち°↓されたガラ
ス粉末２３は熱処理により絶縁性ガラス２５になる。四
部１４に充填されたガラス層２５を絶縁膜分離領域とし
て利用すれば従来の選択酸化法で見られたバードビーク
。
バード−＼ラドのない新分離方式が実現できる。
発明の効果
以上の」、つり（＝、本発明は絶縁膜分離用の酸化膜を
低融点ガラスで形成しているので、四部の形状で決まる
形に分離領域を作ることができる。即ち、バードビーク
、パートヘッドがなく、分離領域の表面も平坦になる。
低融点ガラスで形成しているので、四部の形状で決まる
形に分離領域を作ることができる。即ち、バードビーク
、パートヘッドがなく、分離領域の表面も平坦になる。
このため本発明によれば微細面積の凹部を正確に形成す
る事により、高集積化ＩＣの実現が可能となる。又、工
程も比較曲部ＪｒＩなので、製造コストの低下も図られ
る。
る事により、高集積化ＩＣの実現が可能となる。又、工
程も比較曲部ＪｒＩなので、製造コストの低下も図られ
る。
第１図は従来の酸化膜絶縁分離法による構造を示す断面
図、第２図〜第５図は本発明の実施例を示す説明図であ
る。 １１・・・・・・半導体基板、１２・・・・・・二酸化
シリコン膜、１４・・・・・・凹部、１５・・・・・・
イオン注入層１．１７・・・・・電着用容器、１８・・
・・・・ガラス懸濁液、１９・・・・・・陰極板、２０
・・・・・陽極板、２１・・・・・・直流電源、２２・
・・・・・攪拌子、２３・・・・・・凹部に充填された
ガラス粉末、２４・・・・・・酸化膜上に残ったガラス
粉末、２５・・・・・・凹部に充填されたガラス層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ｒＩ！Ｊ 第３図 第４０図
図、第２図〜第５図は本発明の実施例を示す説明図であ
る。 １１・・・・・・半導体基板、１２・・・・・・二酸化
シリコン膜、１４・・・・・・凹部、１５・・・・・・
イオン注入層１．１７・・・・・電着用容器、１８・・
・・・・ガラス懸濁液、１９・・・・・・陰極板、２０
・・・・・陽極板、２１・・・・・・直流電源、２２・
・・・・・攪拌子、２３・・・・・・凹部に充填された
ガラス粉末、２４・・・・・・酸化膜上に残ったガラス
粉末、２５・・・・・・凹部に充填されたガラス層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ｒＩ！Ｊ 第３図 第４０図
Claims (1)
- 【特許請求の範囲】 半導体基板上に耐食性マスクを被設し、前記マスクを用
いて食刻により凹部を形成したのち、前記凹部にガラス
物質の粉体と導電性伺加物を含む懸濁液によって前記ガ
ラス物質を電着し、ついで。 熱処理する工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162498A JPS5951533A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162498A JPS5951533A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5951533A true JPS5951533A (ja) | 1984-03-26 |
Family
ID=15755758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162498A Pending JPS5951533A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951533A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142820A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 砒化ガリウム・デバイス・チツプ |
| US5861528A (en) * | 1996-01-22 | 1999-01-19 | Mitsui Chemicals, Inc. | Process for preparing diels-alder addition product from conjugated diolefin and acrylonitrile |
| WO2017135094A1 (ja) * | 2016-02-05 | 2017-08-10 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP6396598B1 (ja) * | 2017-04-19 | 2018-09-26 | 新電元工業株式会社 | 半導体装置の製造方法 |
-
1982
- 1982-09-17 JP JP57162498A patent/JPS5951533A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142820A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 砒化ガリウム・デバイス・チツプ |
| US5861528A (en) * | 1996-01-22 | 1999-01-19 | Mitsui Chemicals, Inc. | Process for preparing diels-alder addition product from conjugated diolefin and acrylonitrile |
| WO2017135094A1 (ja) * | 2016-02-05 | 2017-08-10 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP6235190B1 (ja) * | 2016-02-05 | 2017-11-22 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP6396598B1 (ja) * | 2017-04-19 | 2018-09-26 | 新電元工業株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3640806A (en) | Semiconductor device and method of producing the same | |
| US3567509A (en) | Metal-insulator films for semiconductor devices | |
| US4303482A (en) | Apparatus and method for selective electrochemical etching | |
| EP0107702A4 (en) | PROCESS FOR PRODUCING SEMICONDUCTOR DEVICES HAVING DIELECTRICALLY ISOLATED SEMICONDUCTOR ZONES. | |
| JPS57126131A (en) | Manufacture of semiconductor device | |
| US3255005A (en) | Masking process for semiconductor elements | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| JPS5951533A (ja) | 半導体装置の製造方法 | |
| JP6396598B1 (ja) | 半導体装置の製造方法 | |
| JPS6135705B2 (ja) | ||
| CA1177975A (en) | Glass passivated high power semiconductor devices | |
| JP6235190B1 (ja) | 半導体装置の製造方法 | |
| US3896543A (en) | Semiconductor device encapsulation packages and arrangements and methods of forming the same | |
| JP2000232090A5 (ja) | ||
| DE3382588T2 (de) | Verfahren zur herstellung von halbleitervorrichtungen mit dielektrisch isolierten halbleitergebieten. | |
| JPS63142820A (ja) | 砒化ガリウム・デバイス・チツプ | |
| JPH0114701B2 (ja) | ||
| JPS61104616A (ja) | 半導体装置の製造方法 | |
| JPS55108750A (en) | Manufacturing method of semiconductor device | |
| JPS60176220A (ja) | 半導体装置の製造方法 | |
| JPS62156820A (ja) | 半導体素子の製造方法 | |
| JPH01173712A (ja) | 半導体装置の製造方法 | |
| JPS5638826A (en) | Manufacture of semiconductor device | |
| JPS5984544A (ja) | 分離領域の形成方法 | |
| JPS5982772A (ja) | 電界効果トランジスタ及びその製法 |