JPS5950616A - Ｍｏｓ電界効果トランジスタ回路装置の運転方法 - Google Patents
Ｍｏｓ電界効果トランジスタ回路装置の運転方法Info
- Publication number
- JPS5950616A JPS5950616A JP14728283A JP14728283A JPS5950616A JP S5950616 A JPS5950616 A JP S5950616A JP 14728283 A JP14728283 A JP 14728283A JP 14728283 A JP14728283 A JP 14728283A JP S5950616 A JPS5950616 A JP S5950616A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- diode
- comparator
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源に直列に接続された２個のＭＯ８電界効
果トランジスタの共通接続点に負荷が接続され、両ＭＯ
８電界効果トランジスタは投入時間がわずかにオーバー
ラツプするように時間的にずらして駆動制御されるＭＯ
８軍界効果トランジスタ回路装置の運転方法、およびそ
の方法を実施するための監視装置に関するものである。
果トランジスタの共通接続点に負荷が接続され、両ＭＯ
８電界効果トランジスタは投入時間がわずかにオーバー
ラツプするように時間的にずらして駆動制御されるＭＯ
８軍界効果トランジスタ回路装置の運転方法、およびそ
の方法を実施するための監視装置に関するものである。
このような方法は市販の回路で実施されている。
本発明の技術的背景を、第１図および第２図を参照して
説明する。電源に接続されたＭＯ８電界効果トランジス
タ（以下ＭＯ８ＦＥＴという）の直列回路においては、
例えば４個のＭＯ８ＦＥＴ１〜４からなるブリッジ回路
の一部が示されている。このブリッジ回路の出力対角点
間には、例えば誘導成分５ａおよび抵抗成分５ｂからな
る負荷５が接続されている。ＭＯＳ ＦＥＴ１〜４に
より示すように図示のブリッジ回路は直流電流調整器（
チョッパ）またはインバータとして運転することができ
る。そのいずれの場合も、ＭＯＳ ＦＥＴ１〜４がオフ
されたときでも、誘導成分５ａの作用によって流れ続け
ようとする負荷電流ＩＬのだめの電流通路を作ってやら
なければならない。バイポーラトランジスタからなるイ
ンバ丁夕や直流電流調整器においては、このため各トラ
ンジスタに７リーホイーリングダイオードが逆並列に接
続される。その場合ＭＯ８ＦＥＴの特有の特性が有利に
作用する。すなわちＭＯＳ ＦＥＴは第１図に破線で
示すようにそれぞれ集積回路化されたバイポーラの逆並
列接続のダイオード１３〜４ａを含んでいる。これらの
ダイオード１ａ〜４ａはフリーホイーリングダイオード
として用いられるので、ＭＯＳ ＦＥＴに別の７リー
ホイーリングダイオードを並列に接続する必要はない。
説明する。電源に接続されたＭＯ８電界効果トランジス
タ（以下ＭＯ８ＦＥＴという）の直列回路においては、
例えば４個のＭＯ８ＦＥＴ１〜４からなるブリッジ回路
の一部が示されている。このブリッジ回路の出力対角点
間には、例えば誘導成分５ａおよび抵抗成分５ｂからな
る負荷５が接続されている。ＭＯＳ ＦＥＴ１〜４に
より示すように図示のブリッジ回路は直流電流調整器（
チョッパ）またはインバータとして運転することができ
る。そのいずれの場合も、ＭＯＳ ＦＥＴ１〜４がオフ
されたときでも、誘導成分５ａの作用によって流れ続け
ようとする負荷電流ＩＬのだめの電流通路を作ってやら
なければならない。バイポーラトランジスタからなるイ
ンバ丁夕や直流電流調整器においては、このため各トラ
ンジスタに７リーホイーリングダイオードが逆並列に接
続される。その場合ＭＯ８ＦＥＴの特有の特性が有利に
作用する。すなわちＭＯＳ ＦＥＴは第１図に破線で
示すようにそれぞれ集積回路化されたバイポーラの逆並
列接続のダイオード１３〜４ａを含んでいる。これらの
ダイオード１ａ〜４ａはフリーホイーリングダイオード
として用いられるので、ＭＯＳ ＦＥＴに別の７リー
ホイーリングダイオードを並列に接続する必要はない。
しかし、集積化されたダイオードｌａ〜４ａは、他のダ
イオードとは異なり、オン状態からオフ状態に任意に早
くは切替わることはできない。この種のダイオードはそ
の蓄積電荷により逆電流を持っている。集積化されたダ
イオード１ａ〜４ａは通常のバイポーラダイオードに比
較して極めて速く動作するが、ＭＯＳ ＦＥＴのドレ
イン・ソース間のそれよりは遅い。
イオードとは異なり、オン状態からオフ状態に任意に早
くは切替わることはできない。この種のダイオードはそ
の蓄積電荷により逆電流を持っている。集積化されたダ
イオード１ａ〜４ａは通常のバイポーラダイオードに比
較して極めて速く動作するが、ＭＯＳ ＦＥＴのドレ
イン・ソース間のそれよりは遅い。
以上のことから生ずる問題を、第２図を参照して説明す
る。時点ｔ、まではすべてのＭＯＳ ＦＥＴ１〜４がオ
フ状態にあり、誘導成分５ａの作用に（３） よる負荷電流ＩＬは集積化されたダイオード４ａおよび
１ａを介して流れるものと仮定する。すなわち負荷電流
ＩＬは例えばＭＯＳ ＦＥＴＩを逆向きに流れる。Ｍ
ＯＳ ＦＥＴ２に生ずる電圧Ｕ２は、ダイオード１ａ
のわずかな電圧降下を無視すれば、入力電圧ＵＥに等し
い。
る。時点ｔ、まではすべてのＭＯＳ ＦＥＴ１〜４がオ
フ状態にあり、誘導成分５ａの作用に（３） よる負荷電流ＩＬは集積化されたダイオード４ａおよび
１ａを介して流れるものと仮定する。すなわち負荷電流
ＩＬは例えばＭＯＳ ＦＥＴＩを逆向きに流れる。Ｍ
ＯＳ ＦＥＴ２に生ずる電圧Ｕ２は、ダイオード１ａ
のわずかな電圧降下を無視すれば、入力電圧ＵＥに等し
い。
時点ｔ１においてＭＯＳ ＦＥＴ ２が投入パルス
ＵＧ２によってオン制御される。これによってＭＯＳ
ＦＥＴ ２に生ずる電圧Ｕ２は比較的急速に零になる
。このとき、負荷電流’ＴＪはダイオード１ａからＭＯ
Ｓ ＦＥＴ ２のドレイン・ソース区間−・に転流す
る。そしてＭＯＳ ＦＥＴ １を流れる電流ｉ、が減
少し、ＭＯＳＦＥＴ２を流れる電流１２がそれに応じて
増加する。しかし、ダイオード１ａは直ちにはオフにな
らず、一定時間逆電流を導き、これはＭＯＳＦＥＴ２に
よって吸収されなければならない。時点ｔ２ではじめて
ダイオード１ａはオフになり始め、ＭＯＳ ＦＥＴ
１を流れる電流１１（４） ＩＬをも流さなければならなくなる。
ＵＧ２によってオン制御される。これによってＭＯＳ
ＦＥＴ ２に生ずる電圧Ｕ２は比較的急速に零になる
。このとき、負荷電流’ＴＪはダイオード１ａからＭＯ
Ｓ ＦＥＴ ２のドレイン・ソース区間−・に転流す
る。そしてＭＯＳ ＦＥＴ １を流れる電流ｉ、が減
少し、ＭＯＳＦＥＴ２を流れる電流１２がそれに応じて
増加する。しかし、ダイオード１ａは直ちにはオフにな
らず、一定時間逆電流を導き、これはＭＯＳＦＥＴ２に
よって吸収されなければならない。時点ｔ２ではじめて
ダイオード１ａはオフになり始め、ＭＯＳ ＦＥＴ
１を流れる電流１１（４） ＩＬをも流さなければならなくなる。
ダイオード１ａ〜４ａのオフ時間はＭＯＳ ＦＥＴ１〜
４のスイッチング時間に比べて相対的に長いので、場合
によってはＭＯＳ ＦＥＴの許容値を超えるかなり大
きな逆電流パルスが流れる。この間されたダイオードか
ら投入された他方のＭＯＳＦＥＴへと転流する場合に常
に生ずる。新たに投入されたＭＯＳ ＦＥＴは非常に速
くオンするか、それまで電流を流していたダイオードは
直ちにはオフしないので、電源の端子間に事実上の短絡
が生ずる。
４のスイッチング時間に比べて相対的に長いので、場合
によってはＭＯＳ ＦＥＴの許容値を超えるかなり大
きな逆電流パルスが流れる。この間されたダイオードか
ら投入された他方のＭＯＳＦＥＴへと転流する場合に常
に生ずる。新たに投入されたＭＯＳ ＦＥＴは非常に速
くオンするか、それまで電流を流していたダイオードは
直ちにはオフしないので、電源の端子間に事実上の短絡
が生ずる。
この問題を解決するために種々の対策が提案されている
。例えば、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆ
ｉｅｒ社の刊行物” Ｔｈｅ ＨＥＸＦＢＴ’ｓ Ｉ
ｎｔｅｇｒａｌ Ｒｅ−ｖｅｒｓｅ Ｒｅｃｔｉｆｉｅ
ｒ−Ａ１１Ｈｉｄｄｅｎ” Ｂｏｎｕｓ ｆｏｒｔｈｅ
Ｃ１ｒｃｕｉｔ Ｄｅｓｉｇｎｅｒ ”により１転流
過程のこれは例えば直列リアクトルによって行なわれる
。
。例えば、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆ
ｉｅｒ社の刊行物” Ｔｈｅ ＨＥＸＦＢＴ’ｓ Ｉ
ｎｔｅｇｒａｌ Ｒｅ−ｖｅｒｓｅ Ｒｅｃｔｉｆｉｅ
ｒ−Ａ１１Ｈｉｄｄｅｎ” Ｂｏｎｕｓ ｆｏｒｔｈｅ
Ｃ１ｒｃｕｉｔ Ｄｅｓｉｇｎｅｒ ”により１転流
過程のこれは例えば直列リアクトルによって行なわれる
。
しかし、この直列リアクトルはそのエネルギー蓄積作用
により新だな問題を生ずる。逆電流を抑制するだめの他
の可能性はＭＯＳ ＦＥＴのスイッチング時間を引き
延ばすことである。そうすれば集積化されたダイオード
はオフ状態にスイッチングするのに十分な時間を持つこ
とができる。このようなスイッチング時間の延長は、例
えばゲートパルスをゆっくりと増大させることによって
達成することができる。しかし、そうすることによって
ＭＯＳ ＦＥＴの重要な利点、すな、わちスイッチン
グ時間が短いという特性をほとんど失なうことになる。
により新だな問題を生ずる。逆電流を抑制するだめの他
の可能性はＭＯＳ ＦＥＴのスイッチング時間を引き
延ばすことである。そうすれば集積化されたダイオード
はオフ状態にスイッチングするのに十分な時間を持つこ
とができる。このようなスイッチング時間の延長は、例
えばゲートパルスをゆっくりと増大させることによって
達成することができる。しかし、そうすることによって
ＭＯＳ ＦＥＴの重要な利点、すな、わちスイッチン
グ時間が短いという特性をほとんど失なうことになる。
さらに、延長されたスイッチング時間中、それに応じた
大きなスイッチング損失も生ずる０まだ、複数のＭＯＳ
ＦＥＴを並列接続した回路ではスイッチング時間の
ばらつきのためゲートパルスをゆっくりと増大させるや
り方を適用することはできない。
大きなスイッチング損失も生ずる０まだ、複数のＭＯＳ
ＦＥＴを並列接続した回路ではスイッチング時間の
ばらつきのためゲートパルスをゆっくりと増大させるや
り方を適用することはできない。
雑誌” Ｓｉｅｍｅｎｓ Ｆｏｒｓｃｈｕｎｇｓ−ｕｎ
ｄ Ｅｎｔｗｉ（Ｈｋ−一（７） した駆動制御パルスＵＧ２が八ツテングを施して２０４
ページの論文” Ｄｒｉｖｉｎｇ ｔｈｅ ＳＩＰＭＯ
８Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ
ａｓ ａ Ｆａｓｔ ＰｏｗｅｒＳｗｉｔｃｈ
Ｉ＋により、ＭＯＳ ＦＥＴが逆電圧がががっている
ときに投入されると、集積化されたダイオードを流れる
電流がＭＯＳ ＦＥＴのトンイン。
ｄ Ｅｎｔｗｉ（Ｈｋ−一（７） した駆動制御パルスＵＧ２が八ツテングを施して２０４
ページの論文” Ｄｒｉｖｉｎｇ ｔｈｅ ＳＩＰＭＯ
８Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ
ａｓ ａ Ｆａｓｔ ＰｏｗｅｒＳｗｉｔｃｈ
Ｉ＋により、ＭＯＳ ＦＥＴが逆電圧がががっている
ときに投入されると、集積化されたダイオードを流れる
電流がＭＯＳ ＦＥＴのトンイン。
ソース回路から転流されるということが知られている。
その場合、両方向に駆動制御されて導通するドレイン・
ソース区間はダイオードに並列に接続された抵抗として
考えられる。
ソース区間はダイオードに並列に接続された抵抗として
考えられる。
この効果は市販の回路装置にも利用される。なお、直列
に接続されているＭＯＳ ＦＢ’Ｉ’はわずかにオー
バーラツプして交互に投入される。その場合、フリーホ
イーリング電流はまず第一にトランジスタのドレイン・
ソース区間を通って流れるので、集積化されたダイオー
ドにはわずかな蓄積電荷しか蓄積されない。かぐして集
積化されたダイオードの逆電流は大幅に減少される。第
２図には、駆動制御パルスＵＧ１とわずかにオーバーラ
ツプ（８） と、フリーホイーリング電流が短時間ではあるがおよび
１２の尖頭逆電流は破線で示されている。
に接続されているＭＯＳ ＦＢ’Ｉ’はわずかにオー
バーラツプして交互に投入される。その場合、フリーホ
イーリング電流はまず第一にトランジスタのドレイン・
ソース区間を通って流れるので、集積化されたダイオー
ドにはわずかな蓄積電荷しか蓄積されない。かぐして集
積化されたダイオードの逆電流は大幅に減少される。第
２図には、駆動制御パルスＵＧ１とわずかにオーバーラ
ツプ（８） と、フリーホイーリング電流が短時間ではあるがおよび
１２の尖頭逆電流は破線で示されている。
このような市販の回路装置においては、ＭＯ８ＦＥＴ１
〜４はプッシュプル接続の磁気式パルストランスを用い
て駆動制御される。その場合、直列関係にある２個のＭ
ＯＳ ＦＥＴＩ、２または３，４に対して共通のパル
Ｘ）ランスが設けられ、パルストランスの二次巻線は運
転電圧全体に対して絶縁されていなければならない。
′ ＭＯ８Ｆ’ＥＴ １〜４に対する有効駆動制御パルスの
位置はゲートのしきい電圧に達したところで与えられる
。駆動制御パルスの相対位置は極めて正確に設定されな
ければならない。すなわち、駆動制御パルスのオーバー
ラツプ幅が太きすぎれば、電源が投入状態の２個のＭＯ
Ｓ ＦＥＴ １および２、または３および４の直列回
路を介して橋絡され、大きな短絡電流を流すことになる
。これに対して一ドはそれにより蓄積電荷を吸収する。
〜４はプッシュプル接続の磁気式パルストランスを用い
て駆動制御される。その場合、直列関係にある２個のＭ
ＯＳ ＦＥＴＩ、２または３，４に対して共通のパル
Ｘ）ランスが設けられ、パルストランスの二次巻線は運
転電圧全体に対して絶縁されていなければならない。
′ ＭＯ８Ｆ’ＥＴ １〜４に対する有効駆動制御パルスの
位置はゲートのしきい電圧に達したところで与えられる
。駆動制御パルスの相対位置は極めて正確に設定されな
ければならない。すなわち、駆動制御パルスのオーバー
ラツプ幅が太きすぎれば、電源が投入状態の２個のＭＯ
Ｓ ＦＥＴ １および２、または３および４の直列回
路を介して橋絡され、大きな短絡電流を流すことになる
。これに対して一ドはそれにより蓄積電荷を吸収する。
その場合、蓄積電荷に対する実効時定数はほぼ１００ｎ
Ｓ である。すなわち、面駆動制御パルスＵＧＩ、ＵＧ
２ 。
Ｓ である。すなわち、面駆動制御パルスＵＧＩ、ＵＧ
２ 。
の相対位置は１００ｎｓの範囲内の許容誤差とする必要
がある。しかし、このようなわずかな許容誤差は素子の
ばらつきおよび温度に関連するゲートのしきい電圧のた
めに極めて達成困難である。
がある。しかし、このようなわずかな許容誤差は素子の
ばらつきおよび温度に関連するゲートのしきい電圧のた
めに極めて達成困難である。
したがって本発明の目的は、冒頭に述べた方法を、逆運
転トランジスタの駆動制御がそのゲートしきい電圧に関
係なく正しい時間間隔で行なわれるようにすることにあ
る。
転トランジスタの駆動制御がそのゲートしきい電圧に関
係なく正しい時間間隔で行なわれるようにすることにあ
る。
この目的は本発明により、各ＭＯ８ＦＥＴのトンイン・
ソース区間に生ずる電圧を監視装置によって監視し、前
記電圧が当該ＭＯ８ＦＥＴの逆方向にかかるときにその
ＭＯＳ ＦＥＴに駆動パルスを与えることによって達
成される。すなわちそ御は駆動制御回路によって与えら
れるのではなく、生ずる電圧に対する電圧監視装置によ
って与えられる。この監視装置は、集積化されたダイオ
ードが導通方向に作動されるときにＭＯＳ ＦＥＴを
正確に駆動制御する。すなわち、そうすることにより、
ダイオードが全フリーホイーリング電流を引き受け、そ
のだめ大きな蓄積電荷を持つことは常に回避することが
できる。つ捷り本発明においては、駆動制御時間幅は駆
動制御回路の許容誤差や、ＭＯＳ ＦＥＴのゲートし
きい電圧とは関係なく、しだがって、その位置を極めて
正確に設定することができる。しかも本発明は安価に実
施することができる。
ソース区間に生ずる電圧を監視装置によって監視し、前
記電圧が当該ＭＯ８ＦＥＴの逆方向にかかるときにその
ＭＯＳ ＦＥＴに駆動パルスを与えることによって達
成される。すなわちそ御は駆動制御回路によって与えら
れるのではなく、生ずる電圧に対する電圧監視装置によ
って与えられる。この監視装置は、集積化されたダイオ
ードが導通方向に作動されるときにＭＯＳ ＦＥＴを
正確に駆動制御する。すなわち、そうすることにより、
ダイオードが全フリーホイーリング電流を引き受け、そ
のだめ大きな蓄積電荷を持つことは常に回避することが
できる。つ捷り本発明においては、駆動制御時間幅は駆
動制御回路の許容誤差や、ＭＯＳ ＦＥＴのゲートし
きい電圧とは関係なく、しだがって、その位置を極めて
正確に設定することができる。しかも本発明は安価に実
施することができる。
監視装置は、各ＭＯ８ＦＥＴのドレイン、ソース端子が
コンパレータの両入力端子に接続され、コンパレータの
出力端子がＭＯＳ ＦＥＴのケートに接続されること
によって容易に実現することができる０すなわち、コン
パレータによって当該ＭＯ８Ｆ’ＥＴが所望の時間間隔
で駆動制御される。
コンパレータの両入力端子に接続され、コンパレータの
出力端子がＭＯＳ ＦＥＴのケートに接続されること
によって容易に実現することができる０すなわち、コン
パレータによって当該ＭＯ８Ｆ’ＥＴが所望の時間間隔
で駆動制御される。
コンパン−ターは入力側にダイオードが並列に接続され
、さらにそのコンパレータの入力端子は抵抗を介してＭ
ＯＳ ＰＥＴのソース・ドレイン端子間に接続される
構成とすることができる。ダイオードを接続することに
より、抵抗との協働作用でコンパレータの入力電圧を制
限することができる。
、さらにそのコンパレータの入力端子は抵抗を介してＭ
ＯＳ ＰＥＴのソース・ドレイン端子間に接続される
構成とすることができる。ダイオードを接続することに
より、抵抗との協働作用でコンパレータの入力電圧を制
限することができる。
次に本発明を、第３図の実施例を参照してさらに詳細に
説明する。第３図の実施例においては、第１図のブリッ
ジ回路中のＭＯＳ ＦＥＴ １のみが取り出されて示
されている。ＭＯＳ ＦＥＴ １のドレイン・ソース
区間は抵抗７およびダイオード８の直列回路によって橋
絡されている。ダイオード８はカソードがＭＯＳ Ｆ
ＥＴ ｌのソース端子に接続されている。ダイオード８
のアノードはコンパレータ６の負入力端子に、ダイオー
ド８のカソードは正入力端子に接続されている。コンパ
レータ６の出力端子は加算器９の第１の入力端子に接続
され、加算器９の第２の入力端子はＭＯＳ ＦＥＴ１
用の駆動制御端子に接続されている。最後に、加算器９
の出力端子はＭＯＳ ＦＥＴ １のゲートに接続され
ている。
説明する。第３図の実施例においては、第１図のブリッ
ジ回路中のＭＯＳ ＦＥＴ １のみが取り出されて示
されている。ＭＯＳ ＦＥＴ １のドレイン・ソース
区間は抵抗７およびダイオード８の直列回路によって橋
絡されている。ダイオード８はカソードがＭＯＳ Ｆ
ＥＴ ｌのソース端子に接続されている。ダイオード８
のアノードはコンパレータ６の負入力端子に、ダイオー
ド８のカソードは正入力端子に接続されている。コンパ
レータ６の出力端子は加算器９の第１の入力端子に接続
され、加算器９の第２の入力端子はＭＯＳ ＦＥＴ１
用の駆動制御端子に接続されている。最後に、加算器９
の出力端子はＭＯＳ ＦＥＴ １のゲートに接続され
ている。
ＭＯＳ ＦＥＴ １のダイオード１ａが導通している
限り、電圧Ｕｌは負である。したがって、コンパレータ
６はＩＩ Ｉ Ｉ＋小出力出し、ＭＯ８ＦＥＴＩを導通
状態に制御する。コンパレータ６の出力電圧の対応する
電圧ダイヤグラムが第２図にＵ６で示されている。ＭＯ
Ｓ ＦＥＴ １の駆動制御によってドレイン・ソース
区間はＭＯ８ＦＥＴＩを流れる負の電流１１の大部分を
流す。これにより、すでに述べたように、ダイオード１
ａに大きな蓄積電荷が生じるのを回避することができ、
急速な遮断を達成することができる。
限り、電圧Ｕｌは負である。したがって、コンパレータ
６はＩＩ Ｉ Ｉ＋小出力出し、ＭＯ８ＦＥＴＩを導通
状態に制御する。コンパレータ６の出力電圧の対応する
電圧ダイヤグラムが第２図にＵ６で示されている。ＭＯ
Ｓ ＦＥＴ １の駆動制御によってドレイン・ソース
区間はＭＯ８ＦＥＴＩを流れる負の電流１１の大部分を
流す。これにより、すでに述べたように、ダイオード１
ａに大きな蓄積電荷が生じるのを回避することができ、
急速な遮断を達成することができる。
ＭＯＳ ＦＥＴ ２が第２図のダイヤグラムに従って
投入されると、ＭＯＳ ＦＥＴ１を流れる電流ｌ。
投入されると、ＭＯＳ ＦＥＴ１を流れる電流ｌ。
はＭＯＳ ＦＥＴ ２を流れる電流１２の増大につれ
て減少する。電流１１が零点を通るや、ＭＯＳ ＦＥＴ
出力は“１１＋１に切替わる。これによってＭＯＳＦＥ
Ｔ １のドレイン・ソース区間は遮断され、一方、ダイ
オードｌａは成る一定の尖頭逆電流を負担する。しかし
、ダイオード１ａの蓄積電荷はわずかなので、第２図に
示されている尖頭逆電流は比較的わずかとなる。ＭＯＳ
ＦＥＴ １は正方向の電圧を引き受け、コンパレー
タ６の出力は１１１１１に維持され、それによりＭＯＳ
ＦＥＴ ｌはオフ状態に維持される。コツパレータ
６の入力電圧はダイオード８によって制限される。
て減少する。電流１１が零点を通るや、ＭＯＳ ＦＥＴ
出力は“１１＋１に切替わる。これによってＭＯＳＦＥ
Ｔ １のドレイン・ソース区間は遮断され、一方、ダイ
オードｌａは成る一定の尖頭逆電流を負担する。しかし
、ダイオード１ａの蓄積電荷はわずかなので、第２図に
示されている尖頭逆電流は比較的わずかとなる。ＭＯＳ
ＦＥＴ １は正方向の電圧を引き受け、コンパレー
タ６の出力は１１１１１に維持され、それによりＭＯＳ
ＦＥＴ ｌはオフ状態に維持される。コツパレータ
６の入力電圧はダイオード８によって制限される。
このようにしてＭＯＳ ＦＥＴＩがオフになり、ＭＯ
ＳＦＥＴ２がオンになると、コンパレータ６は負の電圧
を出力する。両ＭＯ８ＦＥＴ１および２がオフになると
電流は流れず、ＭＯＳ ＦＥＴＩ。
ＳＦＥＴ２がオンになると、コンパレータ６は負の電圧
を出力する。両ＭＯ８ＦＥＴ１および２がオフになると
電流は流れず、ＭＯＳ ＦＥＴＩ。
２の逆電流に関係して、コンパレータ６の入力側には正
の電圧もしくは零電圧が生ずる。その場合、コンパレー
タ６はＭＯＳ ＦＥＴ １に対して駆動制御パルスを
供給しない。ＭＯＳＦＥＴ２がオフに流すと、コンパレ
ータ６はすでに述べたように、ＭＯＳ ＦＥＴ１を駆動
制御する。
の電圧もしくは零電圧が生ずる。その場合、コンパレー
タ６はＭＯＳ ＦＥＴ １に対して駆動制御パルスを
供給しない。ＭＯＳＦＥＴ２がオフに流すと、コンパレ
ータ６はすでに述べたように、ＭＯＳ ＦＥＴ１を駆動
制御する。
もちろん、各ＭＯ８ＦＥＴ １〜４に第３図の監視装置
が設けられなければならない。かくしてＭＯＳ ＦＥＴ
１〜４用の駆動制御回路とは無関係に逆電流を減少させ
ることができる。トンイン・ソース区間の投入は、所属
する集積化されたダイオードがその導通方向に電流を流
す限り、最適な態様で正確に行なうことができる。すな
わち、そうすることによって、全電流通流時間における
ダイオード１ａの大きな蓄積電荷の生成が防止される。
が設けられなければならない。かくしてＭＯＳ ＦＥＴ
１〜４用の駆動制御回路とは無関係に逆電流を減少させ
ることができる。トンイン・ソース区間の投入は、所属
する集積化されたダイオードがその導通方向に電流を流
す限り、最適な態様で正確に行なうことができる。すな
わち、そうすることによって、全電流通流時間における
ダイオード１ａの大きな蓄積電荷の生成が防止される。
他方ではドレイン・ソース区間が長時間駆動制御状態に
おかれて短絡をひき起こすという危険もない。このよう
にしてダイオードの逆電流を最小にすることができる。
おかれて短絡をひき起こすという危険もない。このよう
にしてダイオードの逆電流を最小にすることができる。
駆動制御は個々のＭＯＳＦＥＴの許容誤差とは無関係で
ある。
ある。
第１図は電源に直列に接続された２個のＭＯＳＦＥＴを
有する回路の一例を示す接続図、第２図は本発明の詳細
な説明するだめの各部信号のダイヤグラム、第３図は本
発明による監視装置の一実施例を示す接続図である。 １．２，３．４−＝ＭＯ８ＦＥＴ、 ｌａ、２ａ。 ３ａ 、４ａ・・・集積化されたダイオード、 ５・・
・負荷、６・・・コンパレータ、 ７・・・抵抗、 ８
・・・ダイオード、 ９・・・加算器。
有する回路の一例を示す接続図、第２図は本発明の詳細
な説明するだめの各部信号のダイヤグラム、第３図は本
発明による監視装置の一実施例を示す接続図である。 １．２，３．４−＝ＭＯ８ＦＥＴ、 ｌａ、２ａ。 ３ａ 、４ａ・・・集積化されたダイオード、 ５・・
・負荷、６・・・コンパレータ、 ７・・・抵抗、 ８
・・・ダイオード、 ９・・・加算器。
Claims (1)
- 【特許請求の範囲】 １）電源に直列に接続された２個のＭＯ８電界効果トラ
ンジスタの共通接続点に負荷が接続され、両ＭＯ８電界
効果トランジスタは投入時間がわずかにオーバーラツプ
するように時間的にずらして駆動制御されるＭＯ８電界
効果トランジスタ回路装置の運転方法において、各ＭＯ
８電界効果トランジスタのドレイン・ソース区間に生ず
る電圧を監視装置によって監視し、前記電圧がＭＯ８電
界効果トランジスタの逆方向にかかるとき、各ＭＯ８電
界効果トランジスタに駆動パルスを与えることを特徴と
するＭＯ８電界効果トランジスタ回路装置の運転方法。 ２、特許請求の範囲第１項記載の運転方法において、各
ＭＯ８電界効果トランジスタのドレイン・ソース端子が
コンパレータの両入力端子に接続され、前記コンパレー
タの出力端子が前記ＭＯ８電界効果トランジスタのゲー
トに接続されていることを特徴とするＭＯ８電界効果ト
ランジスタ回路装置の運転方法。 ３）特許請求の範囲第２項記載の方法において、コンパ
レータの入力側にダイオードが並列に接続され、さらに
そのコンパレータの入力端は抵抗を介してＭＯ８電界効
果トランジスタのソース・ドレイン端子と接続されてい
ることを特徴とするＭＯ８電界効果トランジスタ回路装
置の運転方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE32302231 | 1982-08-13 | ||
| DE19823230223 DE3230223A1 (de) | 1982-08-13 | 1982-08-13 | Verfahren zum betrieb einer schaltungsanordnung mit zwei in reihenschaltung an eine spannungsquelle angeschlossenen mos-feldeffekttransistoren und ueberwachungsschaltung zur durchfuehrung des verfahrens |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950616A true JPS5950616A (ja) | 1984-03-23 |
Family
ID=6170837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14728283A Pending JPS5950616A (ja) | 1982-08-13 | 1983-08-11 | Ｍｏｓ電界効果トランジスタ回路装置の運転方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5950616A (ja) |
| DE (1) | DE3230223A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016063697A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | スイッチング素子の故障検出回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3718001A1 (de) * | 1987-05-27 | 1988-12-08 | Hirschmann Radiotechnik | Schaltungsanordnung zur erzeugung bipolarer digitaler datensignale |
| US4884186A (en) * | 1987-12-10 | 1989-11-28 | Boschert Incorporated | Power supply with reduced switching losses |
-
1982
- 1982-08-13 DE DE19823230223 patent/DE3230223A1/de not_active Withdrawn
-
1983
- 1983-08-11 JP JP14728283A patent/JPS5950616A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016063697A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | スイッチング素子の故障検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3230223A1 (de) | 1984-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3745466B1 (en) | Integrated failsafe pulldown circuit for gan switch | |
| CN110572020B (zh) | 控制电路和反激式开关电源系统 | |
| JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| US20080253151A1 (en) | METHOD AND APPARATUS TO REDUCE DYNAMIC Rdson IN A POWER SWITCHING CIRCUIT HAVING A III-NITRIDE DEVICE | |
| EP0439586A1 (en) | Switching circuit employing an inductor and igbt devices | |
| JP2005304294A (ja) | 同期整流回路およびこの同期ｆｅｔのソース共通インダクタンスを利用するための方法 | |
| US20050218963A1 (en) | Method of forming a self-gated transistor and structure therefor | |
| JPH0211178B2 (ja) | ||
| US6909620B2 (en) | Inverter configurations with shoot-through immunity | |
| US5051609A (en) | Simplified driver circuit for solid-state power switches | |
| JPH0311576B2 (ja) | ||
| DE102017128986A1 (de) | Aktiver gate-bias-treiber | |
| US7616047B2 (en) | Transistor arrangement for rectifier and inverter | |
| US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
| US5272398A (en) | Driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
| JPS5950616A (ja) | Ｍｏｓ電界効果トランジスタ回路装置の運転方法 | |
| JPH10136646A (ja) | 同期整流器 | |
| US20240348150A1 (en) | Methods and apparatus for controlling switching in power converters | |
| JPH0226813B2 (ja) | ||
| RU148939U1 (ru) | Силовое полупроводниковое устройство с обратным диодом | |
| US9276476B1 (en) | Forced commutating a current through a diode | |
| Abare et al. | Dose rate tolerant HEXFET power supply | |
| JP2001037214A (ja) | 電源回路 | |
| US20230261562A1 (en) | Power conversion device and control method thereof |