JPS5946000B2 - 多重チヤンネルデジタル声音合成装置 - Google Patents

Description

【発明の詳細な説明】 本発明は人工声音生成装置に係り、特に時分割形式によ
つて複数のチヤンネルにわたつて動作することのできる
、すなわら多数の利用者が同時に使用することのできる
デジタル合成装置に関する。

人間の言葉（声音）の合成には人間一機械間の通話にお
いて熟練していないものによつても利用できる簡単な装
置についての研究という一般的な課題がその一つの特色
となる。人間にとつてもつとも自然なコミユニケーシヨ
ンの手段である言葉についての解決によつて得られる重
要゛ｌは明らかである。ざらに、人間の言葉を合成する
ことは、オペレータを常時雇用するかまたは加入者宅に
高価な端末装置を設けねばならないので現在では利用で
きないもしくは極めて高価なものになるサービスの開発
および実用化を可能にする。これらの例としては、デー
タベースからの情報の自動的な提供、盲人のための読本
機械、ならびに電話サービスが挙げられる。後者の中で
重要なものとしては、呼をコンピユータに入れて電話番
号が変つたこと、その回線が故障または混雑しているこ
と、呼出し先の加入者が不在であつて別の電話番号をダ
イヤル操作すれば捕捉できることなどを加入者に知らせ
ること、また通話時間と料金の音声による自動的な報知
などが挙げられる。

声音合成装置の種々の技術および複雑さは主としてその
用途の形式にかかつている。

合成すべきメツセージが、たとえばテープまたはデイス
ク等にアナログ形態で記録されるもつとも簡単な場合を
除けば、一般に合成装置においては符号化された形で記
憶された全体のセンテンス、または単語あるいは単語の
一部が利用され、したがつて信号を聴取者に対して適切
な形に再構成するためには解コード装置が必要となる。

短い単語構成要素（いわゆる「連音」あるいは類音の対
、すなわら基本音の対）に関するＰＣＭ−符号化波形標
本が記憶されているイタリア言語の合成装置はすでに知
られている。

この符号化によつては、実際の言葉の自然さに欠けた単
調で断音的な音しか得られない。

さらに別の欠点は波形標本の記憶にかなり大きな記憶場
所が必要になることである。自然の響きをもつ合成信号
を得るために声音の生成を模擬した数学的なモデルに基
く符号化技術を用いることができる。

特に好ましいモデルによれば、この自然な声音生成装置
、いわゆる音声径路は概略的には励起機能の発振器およ
び剛注の壁体と可変な断面積を有する音響管の共振空洞
からなる時間町変フイルタ装置から構成される。

励起機能は音が有声音か無声音かによつて一連の周期的
なパルスまたは擬似ランダムパルスのいずれかでよい。

音響管の異なつた空洞の間の反射係数を表わしそして連
続的な時間の関数となるフイルタ係数は、１０ミリ秒程
度の短い時間間隔中においてはこのような時間中におい
ては音響管が音の性質に実質上影響するような変化を受
けないので一定であるものとみなすことができる。

さらにフイルタは音の強さに対応する町変利得を与える
。したがつて、音声径路形状が一定とされるような時間
中における声音符号は持続時間、フイルタ係数、励起の
形式（有声音か無声音か、または周期的か擬似ランダム
的か）についての情報、有声音の場合の周期パルスの周
期（ピツチ周期）および強さ（フイルタ利得）からなる
一群のパラメータによつて完全に表わされる。

これらのパラメータは選択された声音形成モデルに応じ
た分析技術によつて実際の言葉から得られそしてたとえ
ばコンピユータのメモリ中に記憶される。

このモデルに基く公知の合成装置はそれらが合成フイル
タ係数を一定の時間間隔で変化させ、したがつて合成さ
れた信号に対してある度合の自然さをほとんど供給する
ことができないという欠点がある。

これらの欠点を克服するために、合成フイルタが種々の
組合せのパラメータを町変な間隔で受けて、より良好な
音声径路の変化を再生するようにし、かつフイルタ係数
を有声音の振動期間の初期のみにおいて更新するように
して合成された音に良好な連続肚を与えるようになされ
た前記声音形成モデルに基く合成装置が提案される。

さらにこの提案される合成装置は多数のチヤンネルに対
して同時に使用されることができ、すなわら多数の音声
メツセージを一時に送出することができる。本発明の特
定の目的は、音声径路を模擬しかつこの音声径路の形状
が有声音または無声音のいずれに関するかにしたがつて
夫々の発振器から供給される周期的なまたは不規則な励
起信号の波形標本を処理することによつて声音標本を形
成する格子形フイルタを有し、前記の処理が合成される
語全の形成を可能にする要素を特徴付ける一群のパラメ
ータを記憶した外部装置から供給される係数に基いて行
なわれ、そして前記パラメータには前記係数の他の各実
行間階の持続時間、音が有声音か無声音かについての情
報、周期的な励起の場合におけるピツチ周期および合成
される音の強さが含まれているような多重チヤンネルデ
ジタル声音合成装置において、前記発振器およびフイル
タが合成装置のチヤンネルと同一の数の複数の入カモジ
ユールＩＮａ・・・ＩＮｎおよびこの外部ユニツトに対
してインタフエイスとして作用する制御ユニツトＵＣを
介して前記外部装置に持続され、かつ前記入カモジユー
ルＩＮａ・・・ＩＮｎが前記外部装置ＵＥに対して各実
効間隔の終りにおいて一群のパラメータを要求し、前記
外部装置ＵＥから供給されるパラメータを一時的に記憶
し、かつ有声音の場合には各ピツチ周期の始端において
また無声音合成後には実効間隔においてフイルタ係数を
更新することによつて外部装置ＵＥからフイルタＴおよ
び発振器ＥＣ，ＥＰ−＼のパラメータの移送を制御し、
かつ前記制御装置ＵＣが前記一群のパラメータに関連す
る人カモジユールＩＮａ・・・Ｎｎを選択して種々のチ
ヤンネルから到来する新たなパラメータへの要求を記憶
しかつそれらを外部装置に送出することができるような
前記デジタル声晋合成装置を提供することにある。本発
明の前記およびその他の特指は以下図面を参照してなさ
れる例示的であつて何等限定的な意義を有しない本発明
の好ましい具体例についての説明によつてさらに明らか
となろう。

第１図に示すように、本発明の目的とする合成装置ＳＩ
Ｎは制御装置ＵＣｌ多数の入カモジユールＩＮａ，ＩＮ
ｂ・・・ＩＮｎ（同時に処理可能なチヤンネルと同一の
数）、励起信号発振器ＧＥｌいわゆる音声径路として作
用するフイルタＴＶおよび合成音を送出する出力モジユ
ールＭＵからなつている。

この合成装置はその機能を後述する外部装置ＵＥに接続
されている。制御装置ＵＣは外部装置ＵＥに対するイン
ターフエイスである。

これは合成装置中の後続する各装置に対して送出される
音を特徴付けるパラメータおよび関連チヤンネルを選択
するための信号を伝送せねばならない。さらにこの制御
装置は各チヤンネルから到達する新たなパラメータにつ
いての要求を記憶してこれらを外部装置ＵＥに伝送する
。制御装置ＵＣの構造については後に第２図についてさ
らに詳述する。外部装置ＵＥは一般に処理装置からなつ
ていて、語粟を形成するのに用いられる全ての要素（た
とえばいわゆる連音）を特徴付けるパラメータを記憶し
てその都度発音される言葉に対応するパラメータを選択
する。

これらのパラメータはチヤンネルがそれらを要求する都
度メツセージの形として合成装置に送られる。

このメツセージは、これらのパラメータの他にメツセー
ジが宛てられるチヤンネル（すなわら入カモジユールＩ
Ｎａ・・・Ｎｎ）を識別する制御語を含んでいる。チヤ
ンネルに送られる最初または最後の群のパラメータに結
合されてぃるこの制御語はさらにチヤンネル動作につい
ての「開始」または「停止」信号を夫々含んでいる。各
メツセージは、たとえば制御語に引きつづいてパラメー
タについての１３語（１０フイルタ係数、ピツチ周期Ｔ
１パラメータ実効間隔Ｄ１フイルタ利得１を含んでいる
。本発明の一部をなすものではないこの外部装置ＵＥの
動作モードは合成装置の用途にしたがつて定められる。

この合成装置とイタリア語の自動テキスト一声音合成に
利用することについての一例がピイ・エム・ベルチネツ
ト（Ｐ．Ｍ．ＢｅｒｔｉｎｅｔｔＯ）、シイ・ミオツチ
（Ｃ．ＭｉＯｔｔｉ）、エス・サンドリ（Ｓ．Ｓａｎｄ
ｒｉ）、イ一・ビバルダ（Ｅ．Ｖｉｖａｌｄａ）の論文
「イタリア語韻律検知用の相互作用合成装置」：セルト
・ラポルチ・テクニキ（ＳＥＬＴＰａｐｐＯｒｉｔｉＴ
ｅｃｎｉｃｉ）；第５巻、第５号（１９７７年１２月）
中に記載されている。外部装置ＵＥおよび制御装置ＵＣ
は装置ＵＣに対して合成する音の一群のパラメータおよ
び対応する制御語を伴うメツセージを伝送する接続線１
、装置ＵＣに対してこのようなメツセージを与えるため
のタイミング信号を伝送する接続線２、装置ＵＥに対し
て各チヤンネルのメツセージ要求および要求するチヤン
ネルの識別を伝送する接続線３、および装置ＵＣに対し
て装置ＵＥからの要求受取りを確認する信号を伝送する
接続線３０によつて相互に接続されている。入カモジユ
ールＩＮａ，ＩＮｂ・・・ＩＮｎは制御装置ＵＣ（した
がつて外部装置ＵＥ）から励起信号発振器および合成フ
イルタのパラメータの伝送を制御する。

後にさらに詳述するように、前記モジユールは装置ＵＥ
に対してパラメータ要求を発生し、かつこれらパラメー
タが装置ＵＥとＵＣとの間の伝送に個有な低速度で受信
されかつ発振器またはフイルタによつて要求される高速
度で送出される際に装置ＵＥから送られたこれらパラメ
ータを一時的に記憶する。

これらの機能を実行するために、入カモジユールＮａ・
・・ＩＮｎはパラメータをこれらモジユールに伝送する
母線４、その時点で合成動作に関連するモジユールに対
する選択信号が存在する接続線５ａ・・・５ｎ１および
装置ＵＣに対して新たなパラメータのための伝送要求を
送る接続線６ａ・・・６ｎを介して制御装置ＵＣに対し
て接続されている。

入カモジユールの構造は第３図の説明によつてさらに明
確なものとなる。励起信号発振器ＧＥはｎ個のチヤンネ
ルにわたつて時分割的に多重化されており、周期的な励
起信号発振器ＥＰならびにランダムな励起信号発振器Ｅ
Ｃからなつていてこれらの出力は音が有声音であるか無
声音であるかにしたがつてフイルタＴＶを発振器ＥＰま
たは発振器ＥＣに接続するスイツチＳ１に接続されてい
る。

このスイツチＳ１に対する制御信号は合成される音の性
質についての情報を伝える線７ａ・・・７ｎを介して入
カモジユールによつて供給される。

これらの線は共通線７に結合されている。周期的な励起
信号は一連のＴ個のパルスから好ましくなり（Ｔ二標本
の数で表わされるピツチ周期、たとえば８ＫＨｚ）それ
らの中の第一のものは極性が正でＶｒ了に等しい幅を有
し、一方その他のパルスは負で１１Ｖ「］の幅を有する
。

このようにして励起信号について時間間隔Ｔに関してあ
る零平均値および単位電力が得られる。これらの特性の
中の第一のものは引きつづく音の要素の間のＤｃレベル
中における変化の除去を可能にし第二の特性は合成され
た音の強さを唯一の因子Ｇ（フイルタ利得）によつて制
御することを可能にする。これは抑揚形態の決定に効果
的である。周期Ｔについての情報は共通接続線８にまと
められる接続線８ａ，８ｂ・・・８ｎを介して入カモジ
ユールによつて発振器ＥＰに送られる。ランダムな励起
信号は周期・囲が認められないようにするために充分な
長さの＋１または−１のたとえば２１０個の擬似ランダ
ムシーケンスパルスからなる。

この場合にも単位電力および実質的な零平均値を有する
信号が得られる。励起信号を前記のように選択すること
により発振器ＥＰ，ＥＣをリードオンリーメモリーから
なるものとすることができる。

最初に述べた声音一生成モデルを形成するフイルタＴＶ
はｎ個のチヤンネルについて時分割的に多重化されてお
り、これは複数の夫々同一のフイルタセルを有する格子
形フイルタである。

フイルタの乗算係数および利得は共通接続線９にまとめ
られた接続線９ａ，９ｂ・・・９ｎを介して入カモジユ
ールによつて供給される。このフイルタの構造は第４図
および第５図についてさらに詳述する。出力モジユール
ＭＵはフイルタＴＶから来る信号をアナログ形態に変換
し、この変換された信号を出力Ｕａ，Ｕｂ・・・Ｕｎに
送出するｎ個のデジタル−アナログコンバータの列から
なる。発振器ＧＥｌフイルタＴＶおよび出力モジユール
ＭＵの動作はＣＫおよびＴＲで一般的に示す信号によつ
て制御される。

これらの信号は第６図に示してある。信号ＣＫの中の一
つまたは入カモジユールの幾つかの動作をも制御する。
第２図中、ＲＥｌ，ＲＥ２はパラメータに関する語（接
続線１の線１０により搬送）および制御語（接続線１の
線１１により搬送）を夫々一時的に記憶する二つのレジ
スタを示す。

これらのレジスタは全体として第１図中の接続線２を形
成する一組の線２０，２１を通して外部装置から供給さ
れる夫々のタイミング信号の命令によつてそれらの入力
側に存在する信号を負荷する。レジスタＲＥｌの出力は
すでに述べた接続線４である。レジスタＲＥ２の出力は
「開始」および「停−ｍｌ信号ならびにパラメータが関
連するチヤンネルのアドレスを夫々搬送する三つの接続
線１２，１３，１４となる。接続線１４はデコーダＤＥ
への入力を形成し、このデコーダの出力はチヤンネル選
択信号を搬送する接続線５ａ・・・５ｎである。

接続線１２，１３はｎ個の同一な論理回路Ｌｌａ・・・
Ｌｌｎの夫々の二つの入力を形成する。各論理回路は合
成装置のチヤンネルに結合されており、かつ接続線５ａ
・・・５ｎの一つのものに接続されるさらに別の入力を
有している。回路Ｌｌａ・・・Ｌｌｎの出力１５ａ・・
・１５ｎは対応するゲートＰａ・・・Ｐｎの入力に接続
され、これら各ゲートはまた夫々合成装置のチヤンネル
に結合されており、かつパラメータに対する要求を伝送
する接続線６ａ・・・６ｎの一つのものに接続される第
二の入力を備えている。論理回路Ｌｌａ・・・Ｌｌｎお
よびゲートＰａ・・・Ｐｎの組合せは前記要求の外部装
置に対する伝送を可能にする回路網として作用する。

実際上、選択信号が一般的にｉ番目で示す接続線５１に
そして「開始」信号が接続線１２に同時に存在する場合
には、ｉ番目のゲートＰｉが選択されたチヤンネルに対
応する接続線６１に存在するパラメータの要求を負荷す
ることがｉ番目の論理回路Ｌｉによつて可能になされる
。このゲートの動作は接続線１４に「停止」信号が存在
すると禁止される。ゲートＰａ・・・Ｐｎの出力１６ａ
・・・１６ｎは符号化器ＣＯＤに接続され、この符号化
器はその出力にパラメータを要求するチヤンネルのアド
レスを供給する。符号化器の出力はＦＩＦＯ（第一入力
一第一出力）メモリＭＥｌに接続され、これは各要求に
関連するアドレスをそれらが与えられた順に読出される
ように編成するメモリである。メモリＭＥｌのアドレス
は一群のパラメータの入カモジユールへの伝送が完了す
る都度一つづつ進められる。たとえば線２０に存在する
タイミング信号がパラメータの最後のプロツクの記憶後
にメモリＭＥｌのアドレスを進めるカウンタＣＮを動作
させることができる。前記アドレスを含むメモリＭＥｌ
の第一の出力３１は第１図の接続線３の一部をなす。

その状態によつてメモリが空であるかまたはパラメータ
の伝送要求を含んでいるかを示すメモリＭＥｌの第二の
出力は要求の存在を外部装置ＵＥに知らせるようになさ
れた論理回路網Ｌ２に接続されている。この回路網Ｌ２
の出力は接続線３の線３２を介して外部装置ＵＥに送出
される割込信号を形成する。回路網Ｌ２の他の人力は外
部装置ＵＥから接続線３０を介して割込信号の受取の確
認を受けそれによつてさらにその他の要求があればそれ
らを処理可能にする。第３図は一般的に示す入カモジユ
ールＩＮｉが三つのランダムアクセスメモリＭＥ２，Ｍ
Ｅ３，ＭＥ４、二つのプリセツトカウンタＣＤ，ＣＴな
らびにスイツチＳ２からなることを示している。

メモリＭＥ２，ＭＥ３は制御装置ＵＣ（第１帥から接続
ライン４を介して到来する合成すべき連音についての一
群のパラメータを一時的に記憶する。これらのメモリは
読出しと書込みを交互に行なう。すなわら、たとえば一
群のパラメータがメモリＭＥ２に書込まれている間には
それに先行する書込み段階中にメモリＭＥ３に書込まれ
たパラメータが読出される。これらのメモリ中における
書込みと読出しとの交替はカウンタＣＤ，ＣＴによつて
制御され、これらカウンタはまた後述するように「読出
し」命令をも与える。読出しの際には、第１図中のフイ
ルタＴＶの利得および係数が接続ライン９０を介してメ
モリＭＥ４（第３図）に送られ、音が有声音または無声
音のいずれであるかを指示するビツトが命令信号として
線７１を介してスイツチＳ２および励起信号発振器ＧＥ
のスイツチＳ１（第１図）の双方に送られ、ピツチ周期
Ｔが接続ライン８１を介してカウンタＣＴへの伝送のた
めにスイツチＳ２にそしてまた周期的な励起信号発生源
ＥＰ（第１図）に送られる。メモリＭＥ４中への書込み
はメモリＭＥ２またはＭＥ３中でフイルタＴＶ（第１図
）に対する情報の読出しを行なわせる命令と同じ命令に
よつて可能となる。メモリＭＥ４ではｉ番目のチヤンネ
ルに対応する声音標本が合成される都度循環的に読出し
が行なわれる（たとえば各１２５μ秒毎）。カウンタＣ
ＤはメモリＭＥ２，ＭＥ３から供給されるＯからＤ（標
本数）までの値を計数することができる。イ直Ｄが言士
数されるとカウンタＣＤはその出力６１に信号を発生し
、この信号は新たな一群のパラメータに対する伝送要求
として制御装置ＵＣ（第１図）に送られかつメモリＭＥ
２またはＭＥ３に送られてカウンタＣＤに対する新たな
値Ｄの伝送を生じさせ、これらメモリの間での機能の切
換えを予め設定して新たなパラメータの制御装置からの
到来と共にこれらを書込み段階に移行するメモリ中に記
憶することを可能にする。カウンタＣＤと同様にして、
カウンタＣＴはフイルタ係数、利得、ピツチ周期および
音の種類を示すビツトのメモリＭＥ２，ＭＥ３中での読
出し、およびこれらのメモリＭＥ４への伝送を制御する
。カウンタＣＴは音が有声音であるかまたは無声音であ
るかにしたがつてスイツチＳ２によつて接続ライン８１
またはＣＤの出力６１に接続される。前者の場合には、
カウンタＣＴは周期Ｔについての情報（標本数として示
される）を受けてＯからＴまでを計数しそしてＴまで計
数すると値らに出力６０に読出し命令を発生する。後者
（無声音）の場合には、カウンタＣＴはこの時点でカウ
ンタＣＤが到達した値に設定され、したがつてカウンタ
ＣＴは間隔Ｄの終りでデータ伝送を行なう。

この形式の命令によつてフイルタ中のパラメータの更新
が各音声周期の始端で生じ、したがつて波形中に生じる
非連続性が回避されて品質が向上する。

品質について得られるこの利点は、動作メモリＭＥ４を
加えて二つのバツフアメモリＭＥ２，ＭＥ３を使用する
際に固有な回路の複雑化を広く補償する。

この点については、外部装置から合成装置に一群のパラ
メータを移送するのに必要な時間（可能な列を考慮して
）がｎミリ秒にも達し、一方あるチヤンネルに関連する
パラメータの更新には利用できる時間（たとえば反復率
１２５μ秒の８チヤンネルを考えて）が１００μ秒（す
なわら７／８×１２５μ秒）であることから少なくとも
一つのバツフアメモリが不町欠であることに注意すべき
である。他方、パラメータのバツフアへの負荷はそれら
の動作メモリへの伝送を制御する時点とは異なつた時点
でなされ、したがつて一つだけのバツフアメモリを使用
すれば動作の許容できない重復を決定することができる
。第４図はフイルタＴＶの機能的な構造を示し、この例
ではそれはカスケード接続された１０個のフイルタセル
Ｔ１・・・ＴｌＯからなる。

セルＴＶｌは励起信号発振器ＧＥ（第１図）に対して乗
算器ＭＴ（第４図）を介して接続されている。この乗算
器は励起信号波形の標本Ｕ（接続ライン４０に存在）と
合成音の標本の所望の強さ（接続ライン９に存在するフ
イルタ利得）との積を計算する。この乗算結果は直進波
の標本ＥＯ＋である。セルＴＶｌＯの出力モジユールＭ
Ｕに接続されている。セルＴＶ２・・・ＴＶｌＯは互い
に同一であつて夫夫機能的にみて一対の乗算器ＭＬｌ，
ＭＬ２、一対の加算器ＳＭｌ，ＳＭ２およびメモリ要素
Ｚ−１からなつている。

乗算器ＭＬｌ，ＭＬ２は直進波標本Ｅｉ＋（１＝２，３
・・・１０）または反射波標本Ｅｌ−と入力モジユール
から接続ライン９を介して供給される反射係数Ｋｉの中
の一つとの間の乗算を行なう。

加算器ＳＭｌは乗算器ＭＬ２の出力信号を直進波標本Ｅ
ｉ＋の標本から減算してその出力に引きつづく直進波の
標本を供給し、加算器ＳＭ２は先行する標本の計算中の
間に記憶された反射波Ｅｉ一の値を乗算器ＭＬ２の出力
信号に対して加算して引きつづく標本の計算に用いられ
る反射波の標本を発生する。セルＴＶｌはメモリ要素Ｚ
−１の他には加算器ＳＭｌと乗算器ＭＬ２のみを備えて
いる。

この回路構成には各セルおよび各チヤンネルの機能を実
行させるために時分割的に動作する単一の加算器および
単一の乗算器、全チヤンネルの標本Ｅｉに対するメモリ
、ならびに制御およびタイミング信号を供給するマイク
ロプログラムが含まれている。前記回路構成を第５図に
示す。ＲＥ３，ＲＥ４は乗算器ＭＬ３のための二つの入
力レジスタである。レジスタＲＥ３は励起信号波形の標
本Ｕ（接続ライン４０に存在）または接続ライン４０に
接続されているレジスタＲＥ５またはランダムアクセス
メモリＭＥ５によつて夫々供給される直進波の標本Ｅ＋
あるいは反射波の標本Ｅ−のいずれかを負荷する。レジ
スタＲＥ４は接続線ライン９によつて搬送される利得ま
たはフイルタ係数を負荷する。レジスタＲＥ３，ＲＥ４
の動作のタイミングはクロツク信号ＣＫｌによつて与え
られる。

乗算器ＭＬ３は全てのフイルタセルおよび全てのチヤン
ネルについて時分割で励起信号波形の標本と利得との乗
算ならびに直進または反射波の標本とフイルタ係数との
乗算を行なう。

乗算器ＭＬ３の出力はレジスタＲＥ６に接続さおり、レ
ジスタＲＥ６は乗算器ＭＬ３によつて乗算の積の最上位
数を負荷し、そしてこれらを接続ライン４２を介してレ
ジスタＲＥ５にまたは論理回路網Ｌ３に伝送する。

レジスタＲＥ６の動作のタイミングは信号ＣＫ２によつ
て与えられる。各回路ＲＥ３，ＲＥ４，ＭＬ３，ＲＥ６
は全体として第４図の乗算器ＭＬｌ，ＭＬ２，ＭＴと同
様な機能を行なう。論理回路網Ｌ３は適当な制御信号Ａ
／Ｓに基いてその入力に存在する信号の符号を反転しま
たはそのまま変化させずに通過させるように されてい
る。

回路網Ｌ３の出力は加算器ＳＭ３の入力に対してオーバ
フロー制御下に接続されており、この加算器は接続ライ
ン４０に接続された第二の入力を備えている。加算器Ｓ
Ｍ３の出力はレジスタＲＥ７に接続されており、このレ
ジスタはタイミング信号ＣＫ４の命令下に加算結果（す
なわら標本Ｅ＋または標本Ｅ−）を接続ライン４２に与
えてこれをレジスタＲＥ５またはメモリＭＥ５に送出す
る。これら回路Ｌ３，ＳＭ３，ＲＥ７は全体として第４
図の加算器ＳＭｌ，ＳＭ２の機能を行なう。レジスタＲ
Ｅ５は信号ＣＫ３によつてタイミングを与えられて隣接
する各セル間を接続する要素として機能し、読出／書込
み動作が信号Ｒ／Ｗで制御されるメモリＭＫ５は内部状
態のメモリとして機能する。

このフイルタ構造に基いて接続ライン４０はまた出力接
続ライン４１としても機能する接続ライン４０，４１と
４２との間にレジスタＲＥ５およびメモリＭＥ５と並列
に挿入されたバツフアメモリＭＥ６は前記の接続ライン
を適当な時点で接続する。

多数のフイルタ装置および励記信号発振器が共通の接続
ラインまたは母線４０，４１および４２に対してアクセ
スを有していることに注意すべきである。

一時に一つの装置だけが母線に対してアクセス可能なの
で、たとえば各装置を適当な可能化信号が存在するとき
だけ母線に接続する「三状態」回路のような手段が設け
られている。第６図中にこれらの信号ＴＲｌ・・・ＴＲ
６を信号ＣＫｌ・・・ＣＫ４と共に示してある。以下本
明細書中では母線に対するアクセス可能゛団の町否を示
すために「可能化」および［禁止」装置についてのみ説
明する。第６図中、タイミングおよび可能化信号はそれ
らがレベル１にあるときに活性である（すなわら、それ
らが所望の動作を許容しもしくは行なわせる）ものとす
る。

それらの状態に応じて二つの動作の中の一方を可能にす
る信号Ａ／ＳおよびＲ／Ｗについては、それらの信号レ
ベル１が論理回路網Ｌ３に入る信号の符号反転またはメ
モリＭＥ５中の読出しを夫々行なわせるものとする。第
６図のグラフは単に定性的に示したものであるが、説明
を明確にするために必要な場合には例として最小持続時
間が１００マイクロ秒でありまた動作はこの最小持続時
間の倍数の間隔で互いに引きつづいて行なわれるものと
する。

合成装置の一般的な動作説明に先立つて、まずその活件
時間が信号ＣＫａが１である時間に対応する一般的なチ
ヤンネル、たとえばチヤンネルａについて説明する。

この説明において、符号πは乗算器ＭＬ３（第５図）に
よつて行なわれた乗算の積の中の最上位の部分を示す。
さらに具体的にいえば、π１は係数Ｋ１による反射波Ｅ
１−の積の中の最上位部分であり、π２，π３は係数Ｋ
２による波形Ｅ２＋，Ｅ２−の積の中の最上位部分であ
り、以下同様にしてπ１８，π１９は係数ＫｌＯによる
波形ＥｌＯ＋ ，ＥｌＯ−の積の部分に対応する。加算
器ＳＭ３から出る信号はすでに述べたように直進波また
は反射波の値であり、したがつてそれらは前記波形の符
号によつて示される。

信号ＣＫａが１になると、母線４０が第１図の発振器Ｇ
Ｅからの信号を受けられるようになり（信号ＴＲｌが１
）そしてレジスタＲＥ５およびメモリＭＥ５から切り離
される（信号ＴＲ２，ＴＲ３が０）。信号ＣＫａが１に
なることによつて励起信号標本Ｕおよびフイルタ利得Ｇ
がレジスタＲＥ３，ＲＥ４に伝送され、これらはパルス
ＣＫｌの到来によつて負荷される。このパルスの到来は
信号ＣＫａの１・＼の移行と同時的であると考えること
ができる。この結果、乗算器ＭＬ３が標本Ｕと利得Ｇと
の乗算を開始する。乗算器ＭＬ３が計算を行なつている
間に、信号ＴＲｌがＯにそしてＴＲ３およびＴＲ４が１
になる。

したがつて、メモリＭＥ５が母線４０に接続され標本Ｅ
１−を母線に送出することができる。信号ＣＫ２の第一
のパルスの到来でレジスタＲＥ６が母線４２に接続され
この母線にその内容（直進波の標本ＥＯ＋を形成）を送
出する。信号ＣＫ２の第一のパルスの到来は信号ＣＫｌ
の新たなパルスの到来と同時であり、したがつてレジス
タＲＥ３，ＲＥ４は反射波の標本Ｅ１−およびフイルタ
係数Ｋ１を夫々負荷し、そして乗算器ＭＬ３はそれらの
乗算を開始する。信号ＣＫ２の到来よりやや後に信号Ｃ
Ｋ３の第一のパルスが到来してＥＯ＋をレジスタＲＥ５
に実際に負荷する。乗算器ＭＬ３が前記の乗算の積を計
算している間には接続ライン４０はメモリＭＥ５から切
り離されてレジスタＲＥ５に接続される（信号ＴＲ３が
０，．ＴＲ２が１）。信号ＣＫ２の第二のパルスの到来
でπ１がレジスタＲＥ６に負荷される。

回路網Ｌ３の制御信号は１であり、したがつてレジスタ
ＲＥ６の内容の符号が反転されて加算器ＳＭ３に送られ
、この加算器はまたレジスタＲＥ５によつて供給される
標本Ｅ『を受ける。次いで加算器ＳＭ３は標本ＥＯ＋と
π１との差を計算し、その結果Ｅ１＋がＣＫ４の第一の
パルスの到来でレジスタＲＥ７に負荷される。このパル
スの到来時にレジスタＲＥ５，ＲＥ６の動作は抑止され
（信号ＴＲ２およびＴＲ４がＯ）レジスタＲＥ７の母線
４２へのおよびメモリＭＭＥ５の母線４０へのアクセス
が可能となる（信号ＴＲ５およびＴＲ３が１）。

この結果レジスタＲＥ７が標本Ｅ１＋を母線４２にそし
てメモリＭＥ５が標本Ｅ２−を母線４０に与えることが
できる。

この直後、信号ＣＫｌおよびＣＫ３の新たなパルスが到
来し、したがつてレジスタＲＥ５が標本Ｅｒを負荷し、
レジスタＲＥ３，ＲＥ４が標本Ｅ２−および係数Ｋ２を
夫々負荷して乗算器ＭＬ３に送る。

乗算器ＭＬ３が積を計算している間にはメモリＭＥ５お
よびレジスタＲＥ７の動作が抑止されかつレジスタＲＥ
５およびＲＥ６が再び動作可能となる（信号ＴＲ３，Ｔ
Ｒ５が０１信号ＴＲ２，ＴＲ４が１）。

３００ナノ秒（Ｎｓ）後にＣＫ２フ の新たなパルスがレジスタＲＥ６に到来してレジスタは
その出力にπ２を生じる。

この段階でセルＴＶｌについての全ての動作が終了し、
さらにセルＴＶ２についての最初の乗算がすでに行なわ
れている。信号ＣＫおよびＴＲの状態のために加算器Ｓ
Ｍ３は標本Ｅ１＋およびπ２の負荷が可能であり、後者
は信号Ａ／Ｓが１であるために符号が反転される。

３００ナノ秒後に信号ＣＫ４のパルスが到来しレジスタ
ＲＥ６の動作が抑止されＲＥ７の動作が可能になる。

加算器ＳＭ３で行なわれた標本Ｅ２＋を形成する加算結
果はレジスタＲＥ５に送られてここで信号ＣＫ３の後続
するパルスの到来により負荷される。さらに１００ナノ
秒後、信号ＣＫｌの次のパルスによつて標本Ｅ２＋およ
び係数Ｋ２の負荷がなされこれらは乗算器ＭＬ３中で乗
算される。これと同時にレジスタＲＥ７が母線４２から
切り離される。乗算器ＭＬ３が新たな積を計算している
間にはメモリＭＥ５の母線４０へのアクセスが可能とな
る。

レジスタＲＥ５の動作が抑止されレジスタＲＥ６の動作
が可能となる。信号Ａ／ＳはＯになり、回路網Ｌ３がレ
ジスタＲＥ６の出力信号を変化させずに通過させるので
、加算器ＳＭ３が加算を行なう。１００ナノ秒後、信号
ＣＫ２およびＣＫｌの新たなパルスが到来してπ３をレ
ジスタＲＥ６に負荷し、かつ値Ｅ３−および係数Ｋ３を
レジスタＲＥ３，ＲＥ４に夫々負荷する。

これらは乗算器ＭＬ３で乗算されてπ４を与える。３０
０ナノ秒後に、加算結果の合計、すなわら第４図に（Ｅ
１−）で示す新たな値Ｅ１−がレジスタＲＥ７の出力に
利用可能となり、この値は信号Ｒ／ＷがＯになると共に
メモリＭＥ５中に負荷されそして引きつづく声音標本の
処理に用いられる。

この時点では第二のフイルタの動作も完了しておりかつ
第三のセルについての最初の乗算もすでに行なわれてい
る。この手順は最後のセルが処理されるまで同様にして
反復される。

信号ＣＫ２のパルスの到来によつて先行するサイクル中
で行なわれた乗算の積π１８のレジスタＲＥ６中の負荷
がなされる。

すでに述べた態様によつてπ１８が標本Ｅ９＋から減算
されて出力に信号Ｅ１『が生じ、これはバツフアメモリ
ＭＥ６に負荷されると共に、フイルタの出力信号の出力
モジユールＭＵ（第１図）への負荷を制御する信号ＣＫ
５が１になると同時に出力モジユールに負荷される。

標本ＥｌＯ＋が係数ＫｌＯで乗算されてπ１９を生成す
る。ＥｌＯ−がメヒリＭＥ５中で読出されてπ１９に加
えられ値（Ｅ９つｓを生成してメモリＭＥ５中に記憶さ
れる。値（Ｅ９−）ｓがメモリＭＥ５中に書込まれた後
、信号ＴＲ６が１になつてバツフアＭＥ６を動作可能に
し、標本Ｅ１『を母線４２に送出する。

これは新たなメモリＭＥ５への命令が到来する（たとえ
ば１００ナノ秒後）と同時に、後述サイクル中で用いら
れる値（ＥｌＯ−）ｓとしてメモリＭＥ５中に負荷され
る。フイルタはここで後続チヤンネルに関する声音標本
を処理する状態になつている以下合成装置の一般的な動
作を合成装置のチヤンネルａによる声音メツセージの部
分的な発生について説明する。

この説明にあたつては、最初の５つの群のフイルタパラ
メータについての実効持続時間（窓）Ｄｌ，Ｄ２・・・
Ｄ５および有声音についてのピツチ周期Ｔを示す第７図
も参照される。さらに具体的に述べれば、第一および第
三の窓Ｄｌ，Ｄ３は夫々周期Ｔｌ，Ｔ２の有声音に対応
する音声径路の形状に関連し、一方、第二、第四および
第五の窓Ｄ２，Ｄ４，Ｄ５（二重点線で示す）は無声音
に対応する音声径路の形状に関連する。またこの図は第
一の実効窓Ｄ１に先行して第一群のパラメータの負荷を
可能にする時間ＤＯのあることを示している。第７図の
実効窓の形状およびピツチは実際の音に対応するもので
はないが、それらによつて入力モジユールＩＮの動作が
良好に説明できるために選ばれている。

外部装置ＵＥ（第１図）があるメツセージの合成につい
ての要求を受けたものとすると、外部装置は制御装置Ｕ
Ｃに対して接続ライン１１によつて伝送される、たとえ
ば、関連チヤンネルのアドレスを含む制御語に引きつづ
いて第一群のパラメータに関する語を接続ライン１０（
第２図）を介して送出する。

タイミング信号が接続ライン２１に到来するとレジスタ
ＲＥ２（第２図）が制御語を負荷する。

アドレスビツトがデコーダＤＥに送られてその出力５ａ
が活性化され、したがつて入カモジユールＩＮａ（第１
図）を動作可能にする。第一群のパラメータが負荷され
ているので、制御語には開始信号も含まれており、これ
は出力線５ａに存在する信号と共に論理回路Ｌｌａ（第
２図）を始動させる。

この論理回路ＬｌａがゲートＰａの動作を可能にして入
カモジユールＩＮａ（第１図）から接続線６ａを介して
到来するパラメータの要求を負荷する。この間に符号化
器ＣＯＤ（第２図）、メモリＭＥｌおよび論理回路Ｌ２
は他のチヤンネルからの要求がないので不活性状態にあ
るものとする。制御語が負荷された後、レジスタＲＥｌ
がパラメータに関する語を記憶し、これらは接続ライン
４を介して、たとえば入カモジユールＩＮａ（第１図）
のメモリＭＥ２（第３図）に伝送される。

ここでそのカウンタＣＤ，ＣＴ（第３図）はメモリＭＥ
２（第３図）を完全に負荷させるように一時的に固定さ
れた等しい値ＤＯ，ＴＯ（第７図）に設定されている。
この固定期間の終りに、カウンタＣＤが接続ライン６ａ
に第二群のパラメータの要求を送り、これはゲートＰａ
を通してメモリＭＥｌ中に記憶される。

カウンタＣＤの計数が完了すると舘３図）、メモリＭＥ
２中の読出しおよびＭＥ３の書込みが可能となる。カウ
ンタＣＴの計数が同時に完了するとメモリＭＥ４中の書
込みが可能となりかつメモリＭＥ２中の実際の読出しが
行なわれる。この結果、カウンタＣＤが第一群のパラメ
ータの実効持続期間の値Ｄ１（第１図）を接続ライン９
１を介して受ける。この音は有声音であるので、線７ａ
（第１図）に存在する信号がフイルタＴＶと発振器ＥＰ
とを相互接続するようにスイツチＳ１を切換え、カウン
タＣＴとメモリＭＥ２とを相互接続するようにスイツチ
Ｓ２を切換える。Ｔ１の値（第７図）が接続ライン８ａ
，８を介して発振器ＥＰ（第１図）およびカウンタＣＴ
の双方に送られ、フイルタ利得および係数がメモリＭＥ
４に記憶される。カウンタＣＤ，ＣＴが夫々０からＤ１
またはＴ１までの計数を開始し、この計数の間にタイム
ベースがチヤンネルａに割当てられたチヤンネル時間に
なる都度メモリＭＥ６が読出されかつ発振器ＥＰ（第１
図）が周期的な励起信号の標本をフイルタＴＶに伝送し
、これは前述のようにしてフイルタＴＶ中で処理される
。

カウンタＣＤ，ＣＴが夫々ＯからＤ１またはＴ１までの
計数を開始し、この計数の間にタイムベースがチヤンネ
ルａに割当てられたチャンネル時間になる都度メモリＭ
Ｅ６が読出されかつ発振器ＥＰ（第１図）が周期的な励
起信号の標本をフイルタＴＶに伝送し、これは前述のよ
うにしてフイルタＴＶ中で処理される。

前記のように１２５マイクロ秒フレームの８チヤンネル
の場合を考えると、フイルタＴＶには標本を処理するた
めに約１６マイクロ秒が割当てられている。１６マイク
ロ秒の終りには処理された標本が出力モジユールＭＵに
送られて出力モジユールはこれをアナログ形態に変換し
て出力Ｕａに送出する。

第７図の時間Ｔ１が過ぎると、カウンタＣＴ（第３図）
が計数を停止し読出し段階にあるバツフアメモリのデー
タのメモリＭＥ４への書込みを行なわせる。

カウンタＣＤの計数はまだ終つていないので、メモリＭ
Ｅ２はなお読出状態にあり、したがつて第一群のパラメ
ータはなお線または一群の線７ａ，８ａ，９０，９１上
に存在する。この結果として、カウンタＣＴは再びＯか
らＴ１への計数を開始しフイルタ出力には第一群の係数
によつて処理された標本が常に存在する。この時間中、
フイルタＴＶによつて１２５マイクロ秒毎に音声標本が
発生されている。窓Ｄ１の終りには新たなパラメータへ
の要求が線６ａを介して制御装置ＵＣ（第１図）に送ら
れる。

この要求はメツセージがおわつていないのでなお動作可
能なゲートＰａ（第２図）によつて負荷され先の要求と
同様にして処理される。この結果第三群のパラメータが
すでに述べたようにして入カモジユールＩＮａ（第１図
）に移送される。カウンタＣＴ（第３図）の計数が完了
したことによつて前記パラメータを記憶するメモリＭＥ
２中の書込みおよびメモリＭＥ３中の読出しが可能とな
されている。カウンタＣＴがなお計数中であるから、こ
のメモリＭＥ３に対する「読出可能」信号によつて値Ｄ
２のカウンタＣＤへの移送だけが生じる。メモリＭＥ４
は「書込可能」信号を受けておらず、したがつて合成は
なお第一群のパラメータのベースで生じる。期間Ｔ１の
二回目の計数の終りにメモリＭＥ３が第二群のパラメー
タが関連する音の形式を特徴付けるビツトを発生する。

そして第二の窓において利用されるフイルタ係数および
利得はメモリＭＥ４中に記憶される。この音は無声音で
あり、したがつてスイツチＳ１（第１図）およびスイツ
チＳ２（第３図）が切換えられてカウンタＣＴがこの時
点でカウンタＣＤが到達した値にセツトされ、フイルタ
ＴＶ（第１図）は発振器ＥＣに接続される。各１２５マ
イクロ秒毎に発振器ＥＣがランダムな励起信号標本を供
給し、これはフイルタＴＶ中でメモリＭＥ４（第３図）
に記憶された係数および利得の値によつて処理される。
カウンタＣＤの計数が値Ｄ２に達すると第四群のパラメ
ータの要求が送られかつメモリＭＥ２，ＭＥ３の機能が
互いに入れ換わる。メモリＭＥ３は第四群のパラメータ
をそれらが外部装置ＵＥ（第１図）から到来すると共に
記憶し、一方カウンタＣＴがカウンタＣＤと同時に計数
を終了しているので第三群のパラメータがメモリＭＥ２
中で読出される。

カウンタＣＴはＯからＤ３までの計数を開始し、フイル
タ利得および係数はメモリＭＥ４に移送される。

窓Ｄ３は期間Ｔを有する有声音に関連しているので、ス
イツチＳｌ，Ｓ２がこの形式の窓に対応する位置にりセ
ツトされ、したがつてカウンタＣＴがＯからＴ３までの
計数を開始する。第７図に示すように、期間Ｔはパラメ
ータの実効持続期間Ｄ３よりも短い。したがつて、カウ
ンタＣＴ（第３図）のＯからＴ３までの第一回目の計数
の終りおよび窓Ｄ３（第７図）の終りにはすでに考察し
た状態が第一群のパラメータについて反復される。すな
わら、期間Ｔ３の第一回目の計数の終りには第三群のパ
ラメータが再びメモリＭＥ４、カウンタＣＤ，ＣＴに記
憶され、窓Ｄ３舘７図）の終りには外部装置ＵＥ（第１
図）がメモリＭＭＥ２（第３図）中に書込まれる第五群
のパラメータの送出を要求され、かつメモリＭＥ３中の
読出しが可能になり、したがつて引きつづく窓の値Ｄ４
がカウンタＣＤに移送される。カウンタＣＴ（まなお計
数中であるから、合成はなお第三群のパラメータのベー
スで生じる。窓Ｄ４（第７図）の終りには外部装置ＵＥ
（第１図）がメモリＭＥ３（第３図）に書込まれた第六
群のパラメータの送出を要求され、メモリＭＥ２中の読
出しが可能となりかつ値Ｄ５（第７図）がカウンタＣＤ
に送られる。期間Ｔ３の第二回目の計数の終りに、メモ
リＭＥ２（第３図）に記憶された係数が読出される。

音声径路の形状は無声音に関連しているので期間Ｔ１の
第二回目の計数の終り経ついて述べたことがなお妥当す
る。窓Ｄ５の終りには状態はＤ２の終 と同様であり、
これらは以下同様にして処理される最後の群のパラメー
タについての要求まで反復される。外部装置ＵＥ（第１
図）がこの最後の群のパラメータを制御装置ＵＣに送る
とき、制御語は論理回路Ｌｌａ（第２図）の動作を抑止
しチヤンネルａから到来するメツセージ要求の外部装置
ＵＥ（第１図）への伝送の可能性を防止する「停止」信
号を含む。

前述したところから、第四の群のパラメータは合成に利
用されないように考えられるが、窓Ｄ４の持続時間が限
られているのでそれによつて生じる効果は人間の聴覚に
は感じられない。

前記の説明は一つの動作チヤンネルの場合に関するもの
である。

複数のチヤンネルの場合にも動作は基本的には同様であ
る。すなわら、ある一つのチヤンネルに関連する一群の
パラメータの伝送の終りにカウンタＣＮがメモリＭＥｌ
のアドレスを一段だけ前進させ、このメモリは別の要求
チヤンネルのアドレスを外師装置ＵＥに送り、このチヤ
ンネルはすでに述べたのと全く同様な態様で音を合成す
る。外部装置ＵＥと制御装置ＵＣとの間の通信およびメ
ツセージ移送に必要な時間については全てのチヤンネル
が同時に結合される可能゛肚を考慮せねばならないこと
が明らかであり、したがつて各チヤンネルに対する要求
がパラメータの最短実効持続時間（約５ミリ秒）で処理
可能でなければならない。前記の説明は例として示され
たものであつて何等限定的な意義を有するものではなく
、したがつて本発明の範囲内で種々の改良および変形が
可能なことは明らかであろう。

【図面の簡単な説明】

第１図は本発明装置のプロツク図、第２図は制御装置の
プロツク図、第３図は入カモジユールのプロツク図、第
４図は合成フイルタの機能図、第５図は合成フイルタの
回路構成のプロツク図、第６図は第５図の回路のための
タイミングおよび制御信号の波形図、第７図は入カモジ
ユールの動作を示す図である。 図中、ＵＥ・・・・・・外部装置、ＵＣ・・・・・・制
御装置、ＩＮａ〜Ｎｎ・・・・・・入カモジユール、Ｇ
Ｅ・・・・・・発振器、ＴＶ・・・・・・フイルタ、Ｍ
Ｕ・・・・・・出力モジユール。

Claims (1)

1. 【特許請求の範囲】 １ 音声径路を模擬しかつこの音声径路の形状が有声音
   または無声音のいずれに関するかにしたがつて夫々の発
   振器から供給される周期的なまたは不規則な励起信号の
   波形標本を処理することによつて声音標本を形成する格
   子形フィルタを備え、前記の処理は一つの外部装置から
   供給される係数に基いて行われ、該外部装置は、合成さ
   れる語彙の形成を可能にする要素を特徴付ける、上記係
   数を含めた一群のパラメータを記憶し、上記外部装置か
   らフィルタおよび発振器へのパラメータの伝達を制御す
   る入力モジュールを備え、該入力モジュールを該外部装
   置にインタフェイスする制御ユニットを備え、そして該
   入力モジュールを介して種々のチャンネルから到来する
   新たなパラメータへの要求を記憶しかつそれらを該外部
   装置に送出し；そしてデジタル合成声音をアナログ信号
   に変換する出力モジュールを備えている多重チャンネル
   デジタル声音合成装置において：上記異なつた一群のパ
   ラメータは異なつた持続時間の実効間隔を有し、それら
   の値は該外部装置ＵＥに記憶され、他のパラメータと共
   に入力モジュールＩＮａ・・・ＩＮｎへ送出され；そし
   て制御ユニットＵＥは、該外部装置ＵＥから、各実効間
   隔の終りにおいて、新しい一群のパラメータを要求し、
   そして有声音の場合には各ピッチ周期の始端において、
   また、無声音の合成後には実効間隔の始端において、該
   フィルタ係数を更新する多重チャンネルデジタル声音合
   成装置であつて、各入力モジュールＩＮａ・・・ＩＮｎ
   が、前記パラメータを一時的に記憶しかつ一方のメモリ
   に記憶された一群のパラメータの読出し中に引きつづく
   群のパラメータが他方のメモリにおいて書込まれるよう
   な態様で読出しおよび書込み動作について交互に動作可
   能になされる一対のバッファメモリＭＥ２、ＭＥ３と、
   読出可能になされたバッファメモリＭＥ２、ＭＥ３によ
   つて供給される一群のパラメータの実効持続時間の値Ｄ
   に設定されかつ前記の値に到達すると共に新たな群のパ
   ラメータに対する要求を発生し、前記バッファメモリＭ
   Ｅ２、ＭＥ３間の機能の交換を制御し、かつ後述する一
   群のパラメータの実効持続時間を読出可能になされたメ
   モリ中で読出させる第一のプリセットカウンタと、有声
   音の場合にはピッチ期間Ｔの値を負荷され、無声音の場
   合には第一のカウンタに従属させられる第二のプリセッ
   トカウンタであつてその計数の完了によつて音の性質に
   ついての情報、フィルタ係数、合成される音の強さおよ
   び可能なピッチ期間をバッファメモリＭＥ２、ＭＥ３の
   いずれかの中において読出させる第二のプリセットカウ
   ンタＣＴと、フィルタ係数および音の強さを記憶し、前
   記第二のカウンタＣＴが計数を停止すると書込みがなさ
   れ、合成装置の種々のチャンネルの交替を決定する時間
   ベースの命令によつて循環的に読出される動作メモリＭ
   Ｅ４と、前記第二のカウンタＣＴを前記バッファメモリ
   ＭＥ２、ＭＥ３または第一のカウンタＣＤのいずれかに
   接続するようになされ、かつ音の性質についての情報に
   よつて制御されるスイッチＳ２とを含んでおり、前記制
   御装置が一群のパラメータを外部装置ＵＥから受けて入
   力モジュールＩＮａ・・・ＩＮｎに移送するようになさ
   れた第一のレジスタＲＥ１と、各群のパラメータに関連
   しかつある群のパラメータがそれに対して関連している
   入力モジュールＩＮａ・・・ＩＮｎを識別する信号、お
   よび前記モジュールに対して送られる最初のもしくは最
   後の群のパラメータを識別する信号を含む制御語を該外
   部装置ＵＥから受けるようになされた第二のレジスタＲ
   Ｅ２と、前記第二のレジスタＲＥ２に接続された入力と
   前記入力モジュールＩＮａ・・・ＩＮｎの夫々の入力に
   対して夫々接続された多数の出力とを有し、かつ一般的
   なモジュールＩＮｉに接続された出力が前記制御語が前
   記モジュールＩＮｉと同じ内容を含む際に活性化されそ
   れによつてこのモジュールに対する一群のパラメータの
   移送を可能にするデコーダＤＥと、各回路網が合成装置
   の一つのチャンネルに接続され、かつ最初および最後の
   群のパラメータを識別する信号を含む前記第二のレジス
   タの出力に夫々接続される二つの入力、同一のチャンネ
   ルに対応するデコーダの出力に接続されるさらに別の入
   力および最初の群のパラメータを識別する信号の到来で
   活性化されかつ最後の群のパラメータを識別する信号の
   到来でリセットされる出力を備えた第一の組の論理回路
   網と、各ゲートが合成装置の一つのチャンネルに結合さ
   れ、かつ対応する論理回路網Ｌ／ａ・・・Ｌ／ｎの出力
   に接続される一方の入力および関連する入力モジュール
   ＩＮａ・・・ＩＮｎに対し該モジュールによつて発生さ
   れる新たなパラメータの要求を移送する接続ライン６ａ
   ・・・６ｎを介して接続される他方の入力を備え、かつ
   前記第一の入力が活性化されたときにそれらの第二の入
   力に存在する要求を通過させるようになされた二入力お
   よび一出力の一組の論理ゲートＰａ・・・Ｐｎと、前記
   ゲートの一つのものに夫々接続される多数の入力と一群
   のパラメータを要求するチャンネルのアドレス符号化さ
   れた形で存在する出力とを有する符号化器ＣＯＤと、符
   号化器ＣＯＤによつて書込まれかつ外部装置ＵＥによつ
   て読出され、合成装置のチャンネルと同一の数の位置を
   有し、かつチャンネルによつて送られる新たなパラメー
   タの要求列をこれらのパラメータがそれらの到来順に読
   出され、先行する要求に関するパラメータの移送が完了
   すると列中の最初の要求が読出されるように編成するこ
   とのできるメモリＭＥ１と、前記メモリに接続され、か
   つメモリ中における要求の存在を検知し、この存在を示
   す信号を外部装置に対して移送しかつ外部装置からこの
   要求が受取られた旨の信号を受信するさらに別の論理回
   路網Ｌ２とを含むことを特徴とする多重チャンネル声音
   合成装置。 ２ 前記フィルタが多数のカスケード接続されたフィル
   タセルからなり、声音標本の処理のためにその最初のセ
   ル中において第一のフィルタ係数が先行標本の処理の間
   に記憶された第一の反射波の標本によつて乗算され、こ
   の積が合成される音の強さを示すパラメータを励起波形
   の標本に乗算して得られた第一の直進波の標本から減算
   され、一方その他の各フィルタセル中においては各フィ
   ルタ係数が反射波の標本および直進波の標本によつて乗
   算され、前記第一の乗算積が先行セル中で生じた直進波
   の標本から減算され前記第二の乗算積が先行標本の処理
   の間に記憶された反射波の標本まで加算されるようにな
   されており、時分割的に動作して各セルおよび各チャン
   ネルの機能を実行する単一の加算器および単一の乗算器
   、および全てのチャンネル反射波の標本のための単一の
   メモリとが物理的に設けられ、かつ前記単一の加算器お
   よび乗算器の動作が第一のセルに後続する各セルに関す
   る係数および反射波の標本の間の乗算が乗算器によつて
   なされ一方加算器が先行セルに対してこれが第一のセル
   であるときには減算をこれが第一のセルでないときには
   加算を行なうようにタイミングをとられていることを特
   徴とする特許請求の範囲第１項記載の合成装置。