[go: up one dir, main page]

JPS5944831A - 薄膜堆積方法 - Google Patents

薄膜堆積方法

Info

Publication number
JPS5944831A
JPS5944831A JP15470382A JP15470382A JPS5944831A JP S5944831 A JPS5944831 A JP S5944831A JP 15470382 A JP15470382 A JP 15470382A JP 15470382 A JP15470382 A JP 15470382A JP S5944831 A JPS5944831 A JP S5944831A
Authority
JP
Japan
Prior art keywords
film
deposition
deposited
resistor pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15470382A
Other languages
English (en)
Inventor
Tsunetoshi Arikado
経敏 有門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP15470382A priority Critical patent/JPS5944831A/ja
Publication of JPS5944831A publication Critical patent/JPS5944831A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、薄膜堆積方法に関し′ヒCに凹凸ある7+
’−扱、34而七でのγ;、’J、 liへ堆れ1方法
の改良に係わる。
[i11’、31′技術とその問題点〕近年it%(L
 S Iロジックデバイスには、Ae多層配線技術が必
要とされCいる。多層配線技術には、層1110pH、
I!’i’= lli卓が必す5゛2ニされる。層間絶
縁脱杭1−51帽圧が充分大であること、リーク?イ淀
が小であることおよび可動イオンを含まないこと等、絶
、縁1時と17で本来備えるべき性ηに加えて、堆積中
に1層目のAeにヒロックを生じない様、低温で堆稈+
 r”3’ 61°であること1、・よびステップカバ
レッジが口りjであることなどの干」三値が要求される
従来、層間絶縁膜(・」1、スパッタリング法やグラス
Y CV D (Che+n1cal Vapor r
)epnsition )汐によりバ2成されてきたが
、質的に良好な絶縁膜を形成するだめには、300°0
以上の基板温用を必9jiとすZ)1−、ステップカバ
レッジ1は必ずしも1.lJJでi、、1ないという問
題点があった。
〔発明の目的〕
本発明は、上記り”1#点に鮨みてなされたものてちり
、凹凸ある基板表面上に良好なステップカバ1゜ツジで
絶縁膜の堆積を行なうとどを目的とl、 fいる。
〔発明の概要〕
本発明は薄1漠の堆uiと准稍しfr、 II!Jの:
T−ソブングを同時に進行さぜることを/lす徴とジろ
〔発明の効果〕
本発明によればステップカバレッジの良t「な薄II(
厚l(1精がoJ能である。
〔発明の実施例〕
本発明において4−J1薄膜形成の一手段と1〜でイメ
ンプレーデイング法を採用した。第1図は、本発明で1
4・用し/r、イオンブレーティング装置〜の概略を示
す。ペルジャー1内に、ウエーノ・ステージ2゜rf放
電用コイル醒極3.ノ・−ス4.宜子銃5を備える。排
気糸は、油回転ポンプ11とクライオポンプ6から成る
。バリアプルリークパルプ7を介[7でペルジャー1内
に酸素ガスを導入し、10’’rn rr台の圧力下で
、ハース4内のシリコン8を電子ヒームによりXIに梵
さぜ、スイッチング回y?i 9を介しでrf tKi
)Gi 1 (+から供給されたrf電力により、蒸発
し7j3iと0.を数箱せしめる。81は02分子およ
び放電によって発生した酸素ラジカルヤイメンによって
酸化ゴれ、ウエーノ・ステージ2下面に固定されたウェ
ーノル11上に堆f0する。rf放電することなく、酸
素分子だけで蒸発したシリコンの酸化は可卵である。こ
の方法を、反応性蒸]楕汐と叶ぶことにする。
第2図は、1μmの高さの矩形パターンおよび:3μ所
程度の71ダの上に約1μm71斤の5i02股を准1
1°・1.だ21ハ合の形状を模式的に示しだ図であ2
)。′++J子ビー広ビーム蒸発源1.2KW、 O,
圧力3 X 10−’ Torrと1−、た。
(a)(ハ反応性蒸着法の場合であり、ステップエツジ
において、オーバーハング形状を呈するっこれrat 
1スパツタリング法や蒸着法において一般的にすc−)
れる現象であり、ステップによるシャドインク効堅カ原
因テアル。一方(+3) ld、rf ′(I力5 (
1(l Wのイオンシレーティング法−で116 fl
’i t、だを1台であ2)か、良好な形状を呈する。
これ1は放電し一〇ノ′ラスマを発。
生じた結果、試料表面にもシースが形成びれ、イメンが
基板に対して乎直に入射し1.唯f/l した)1・、
Vの一部をリスバッターしたためシャドイング効果が緩
和式れたものと考えられる。
3/17’l1%を度の溝の場合に1rl1、;i’t
 ’l l:l (+1)のどとくイオンブレーティン
グ法により埋め込むことブベE11 rii’であるが
、1μフルあるいはザフ゛ミクロンの濯3の」甲め込み
は容易ではない。イオンシレーティング法においても、
オーバーハング形状となる。このオーバーハング形状と
なる溝の寸法は、Iff¥frt速度と密接な関係があ
る。第3図は、イオンシレーティング法において、Jl
ITn高さのステップにはさ゛まれた(+”#に、1μ
ml’lのS +021i/Mを堆積した場合にrf 
′rig力5 U OW、 (’)t 11−力3 X
 10−”rorr ”4子ビーム1.2KWにお0る
メーパーハング形状を呈する溝の寸法と堆積1乗FWの
関係4・示す。たとえ17.l:1.i1和1!(慮p
i2000人/分の時、寸法11nnの溝ではオーバー
ハング形状となり、うまく埋め込めないが、150X、
/分では、05μmの溝までオーバーハング形状を示さ
ず埋め込むことが司#i1′である。この現象(lよ、
第2図でも述べたとおり、リスバッターの効〃・で説明
されると考えられる。す/rわち、一定rf電力による
)J’(ti℃下で1・l1、圧力か−>’rlでろ、
ろ限り、発生するイオンlji’、 If、1、一定で
あり、リスバッタ−1東度は一定である。
このリスバッタi!i Inに対して、堆積速度が(止
めて犬である時、ごく少h1のリスバッターでりよシャ
ドイング効果を抑制しきれ外いため、刊−バーハング形
状となる。一方堆fit 1yfi IQ、が小の時、
リスバッターは充分に作用し、オーバーハング形状を抑
制する。
上記結果からの9”、Ii推として、リスバッターとI
’ij1様な方向性エツチングを強制的に起と干ことに
より、より狭い溝を埋め込むことが用卵であると(II
Mされる。そこで、系内に02: CF4= 10 :
 1の1111杓でCF4ガス多・導入して第3図と同
様の実験を行なった結芽・を第4図に示す。方向性エツ
チングの動片は明らかである。
以下に本発明の実施例を図面を用いて説、明する。
P型31基板12を20枚を形成する。つづいでマグネ
トロンスパッタ装置により、he  1 % Sr 合
金膜14を1μm膜J7で堆積し、ポジ型7メトレジス
ト(東京応化社製QFPR−800)  を9J・+1
1シて、1μm、 +1]のAe配線川用しストパター
ン15を形成し。
だ(図5 (a) )。該レジストパターン15をマヌ
クトシ、CCl4/C11t (m ht 20m(1
’ 、 NIJeJt 1 : 1 ) r(出力35
0Wの苧件下でA(? IIM 1.4のエツチングを
行なった後、レジスト膜を除去し7た。ここで20枚の
Si基本を10枚づつ2和に分け、一方を0!雰囲気で
のイオンブレーティング法(0,圧力3 X 10 ’
Torr1!j  g+11出力1.2 KW 、 r
f 7J力500W)で、他方をO1/ CF4 r)
Y負1比1(1:lの割合でCF、を含有した雰囲気下
でのイオンフレーティング法で、それぞれ酸化シリコン
膜16をftfi (J4 Lだ。47いてマグネトロ
ンスパッタ法により2層目のAl膜17を堆t/lL、
1層]1と同様の工、T′−でパターン形式を行なった
。次にfPJ1層目と同様の条件で2P目の^e膜のエ
ツチングを行庁いhe配縮を形成した。(+))該2層
目のA6配線のオープン/ショートテストを行なったと
ころ (N Fl、を含まない争件下で層間?縁膜の堆
積を行なつt二場合(f」:、I N1目のAI!膜エ
ツジ、1−?)I(K:位置する2層目のAe配線にメ
ープン不良が多く見られた。
【図面の簡単な説明】
t111図は、本発明で使用したイオンレ“レーティン
グj0 f#fの概略を示す図、第2図は、スペースに
よ?ける堆積形状を示す図、第3図及び$4図は、堆積
速熱゛と埋め込み可能なスペース寸法との関係金示す図
、第5図は、Ae配線のメーグン/ショートテスト用試
料作製二■二程を示す断面図である。 1・・・ペルジャー  21ウエーハスデージ3・・コ
イル?IHU   4・・・ハース5・・・’r眞子Q
フィラメント 6・・クライオボニ・)7・・・バリア
プルリークパルプ  8・・・、919・・・マツチン
グ回路   10・・・rf電源11・・油回転ポンプ
    12・・・F’fFASi基版13・・基部1
3膜      14・・1層目Ne s15・・Al
配縮用レジストパターン 16・・・酸化シリコン膜   17・・・2層目Ae
 +++a(7317)代理人弁理士 則 近 憲 佑
(+5.か1名)第  1  図 第2図 第  3  図 in;噸ヒ、及 (1〆も〆3)゛ン 第  4  図 五播連及(iβ)

Claims (1)

  1. 【特許請求の範囲】 (11エツチングと堆積を同時に進行させ、堆積:、4
    < r’、−がエツチング11豊8をトまわる東部下で
    行々うことをQ!?徴とする+iす+lR堆[【゛1方
    法。 (2)  l’l/!νiはスパッタリンク法、蒸着法
    またはイオンブレーティング法により行われ、系内に少
    Mの少ブcくとも] 1fffのハロゲン元素を含有す
    るガスがダ゛7人されることを特徴とする特許請求範囲
    第1^ J)′(ハ’ il+! 0) 7411. l内■情
    方法。
JP15470382A 1982-09-07 1982-09-07 薄膜堆積方法 Pending JPS5944831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15470382A JPS5944831A (ja) 1982-09-07 1982-09-07 薄膜堆積方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15470382A JPS5944831A (ja) 1982-09-07 1982-09-07 薄膜堆積方法

Publications (1)

Publication Number Publication Date
JPS5944831A true JPS5944831A (ja) 1984-03-13

Family

ID=15590102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15470382A Pending JPS5944831A (ja) 1982-09-07 1982-09-07 薄膜堆積方法

Country Status (1)

Country Link
JP (1) JPS5944831A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182219A (ja) * 1985-02-08 1986-08-14 Nippon Telegr & Teleph Corp <Ntt> 薄膜成長方法
JPS6362238A (ja) * 1986-09-02 1988-03-18 Toshiba Corp 薄膜堆積方法
US5112776A (en) * 1988-11-10 1992-05-12 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US5244841A (en) * 1988-11-10 1993-09-14 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
JPH07166360A (ja) * 1984-10-25 1995-06-27 Applied Materials Inc 小寸法の高密度のステップ形状を有する基体上に反応ガスプラズマから膜を付着させる方法
US6087276A (en) * 1996-10-29 2000-07-11 National Science Council Method of making a TFT having an ion plated silicon dioxide capping layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166360A (ja) * 1984-10-25 1995-06-27 Applied Materials Inc 小寸法の高密度のステップ形状を有する基体上に反応ガスプラズマから膜を付着させる方法
JPS61182219A (ja) * 1985-02-08 1986-08-14 Nippon Telegr & Teleph Corp <Ntt> 薄膜成長方法
JPS6362238A (ja) * 1986-09-02 1988-03-18 Toshiba Corp 薄膜堆積方法
US5112776A (en) * 1988-11-10 1992-05-12 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US5244841A (en) * 1988-11-10 1993-09-14 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US6087276A (en) * 1996-10-29 2000-07-11 National Science Council Method of making a TFT having an ion plated silicon dioxide capping layer

Similar Documents

Publication Publication Date Title
JPH09235669A (ja) 酸化膜の形成方法および電子デバイス
JPH06220627A (ja) 成膜装置
JPH0750699B2 (ja) 高密度集積回路におけるチタン・窒化チタン二重層の製造方法
JPWO2010004890A1 (ja) 薄膜の成膜方法
CN110699658A (zh) 可镀多层膜可往返多室多功能卷对卷镀膜机
JPS5944831A (ja) 薄膜堆積方法
CN105514028A (zh) 扩大Ti/TiN应力窗口的工艺方法
JP2014189861A (ja) 膜形成方法
CN206022118U (zh) 薄膜电容器
JP2005139549A (ja) 薄膜形成装置及び薄膜形成方法並びに光学素子
JPH01149957A (ja) 薄膜形成装置および薄膜形成方法
FR2650472A1 (fr) Procede de depot d&#39;une couche isolante sur une couche conductrice du reseau multicouche d&#39;une carte de connexion de circuit integre de haute densite, et carte en resultant
JP3727693B2 (ja) TiN膜製造方法
JPS5987834A (ja) 薄膜形成方法
JP7196372B2 (ja) 積層構造体及び積層構造体の製造方法
JP2005307254A (ja) 蒸着方法
JP3361128B2 (ja) レーザー用膜製造方法および装置
JPH01191442A (ja) 半導体集積回路装置の製造方法
JP2013185158A (ja) 成膜方法
CN106158376A (zh) 薄膜电容器及其制造方法
CN104752634A (zh) 交替结构薄膜封装层界面的处理方法
JP4252880B2 (ja) Ito多層膜の製造方法
US3650921A (en) Technique for the preparation of iron oxide films by cathodic sputtering
JPS63153266A (ja) スパツタ装置
JPS5952526A (ja) 金属酸化膜のスパツタリング方法