[go: up one dir, main page]

JPS5941079A - シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術 - Google Patents

シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術

Info

Publication number
JPS5941079A
JPS5941079A JP58079197A JP7919783A JPS5941079A JP S5941079 A JPS5941079 A JP S5941079A JP 58079197 A JP58079197 A JP 58079197A JP 7919783 A JP7919783 A JP 7919783A JP S5941079 A JPS5941079 A JP S5941079A
Authority
JP
Japan
Prior art keywords
node
bus
arbitration
transmit
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58079197A
Other languages
English (en)
Other versions
JPS635789B2 (ja
Inventor
ウイリアム・デイ・ストレツカ−
ジヨン・イ−・バジンスキ−
デイヴイツド・ソムプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPS5941079A publication Critical patent/JPS5941079A/ja
Publication of JPS635789B2 publication Critical patent/JPS635789B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40143Bus networks involving priority mechanisms
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般的にはディジタルデータ処理システムの
分野に係るものである。特定的には、本発明はこのよう
なシステム内、回路網内の各種ユニットの相互接続、及
びこれらのユニットの間の情報転送の制御に係るもので
ある。更に精密に言えば、本発明は回路網内のユニット
が紛争裁定型シリアルパスによって相互接続されている
ようなディジタルデータ処理回路網と、バスに接続され
ている各糧ユニット或はデバイスによってバスへのアク
セスを制御することに係るものである。
ディジタルデータ処理システムは、少なくとも、メモリ
要素、人力・出力要素及びプロセッサ要素からなってお
り、またそれらの何れか或は全てを複数含んでいてよい
。メモリ要素は情報をアドレス可能な記憶位置に記憶す
る。この情報は命令及び返答を含むデータを処理するた
めのデータ及び指令を含んでいる。プロセッサ要素はメ
モリ要素へ及びメモリ要素から情報を転送し、到来情報
をデータ或は命令の何れかとして解読し、そしてこれら
の命令に従ってデータを処理する。入力・出力要素もメ
モリ要素(単拳複)と通信して入力データをシステムへ
及びシステムから転送し、システムからデータを得て処
理する・ 多年に亘って多くの異なる型のディジタルデータ処理シ
ステムが開発されて来た。近年に力って、開発の中に、
異なる位置に配備されることが多い多数のメモリ要素、
入力・出力要素及びプロセッサ要素が互に通信できるよ
うなコンピュータ回路網が含まれるようになった。利用
可能な種々の情報転送方式の型に一般的に要求されるこ
とは、各種要素を相互接続している分割通信資源(即ち
チャンネル或はパス)の使用である。通信資源をこのよ
うに分割すると、通信資源へのアクセスを制御するため
の手順によっては回路網の効率及び利用が大きく影響を
受けることになる。転送が行なわれていない間の待時間
及びオーバーヘッド動作に費やされる他の時間は動作効
率を低下させるものである。
一般に、通信パスを介する2つのユニット間の伝送は、
1つ以上のユニットがこのような接続を生じさせる能力
を有しているために、2つの段階を必要とする。第1段
階はおる程度限定されている間隔の間開始ユニットにパ
スの制御を得るようにするためのものである。一旦この
選択段階が完了すると、選択された開始ユニットによっ
て制御される転送を完了させるために第2(即ち転送)
段階が用いられる。
パスの制御を得るには、パスにアクセスを望んでいる他
のユニットとどちらが週ばれるのかを争い、裁定を受け
そして決定する必要がある。裁定には2つの主な一般的
アプローチがある。これらは中央裁定と分布裁定でおる
。中央裁定では、厘−の中央優先順位回路が全てのパス
アクセス要求を受け、与えられた時点においてどの要求
ユニットに最優先順位を力えてパスの使用を許容するの
かを決定する。一旦ユニットが這択されると、そのユニ
ットはパスを制御して転送を行なうことが許される。こ
れに対して、分布裁定では、パスに接続されている各ユ
ニットには特定の優先膜付が割当てられており、各ユニ
ットはパスを制御することを望む時にパスの制御を得る
のに充分な優先順位を有しているか否かを個々に決定す
る。もし優先順位の高いユニットが同時にパスアクセス
を得ようと努めていれば、優先順位の低いデバイスはそ
れが最高の優先順位要求者となる後刻まで待友なければ
ならない。
米国特許4,229,791号(19ag年10月21
日付)「データ処理システム用分布裁定回路」に記載さ
れているこのような一方式によれば、例えばパスには裁
定導体を設けてるる。各ユニットは情報交換を行なおう
としているのであるから、この導体に要求信号を送信し
ている筈で、ユニットはその要求レベルと他の全ての要
求とを比較し、高い優先順位レベルの要求が存在してい
なければそのパスの制御を詐可する。
しかし、パスが単一のビット・シリアルラインからなっ
ている場合にけ、別個の裁定導体がないのであるから、
上記システムは作動できない。これらのシステムに採用
されて来た°1つのアプローチは衝突検出を伴なう搬送
波検知多重アクセス(C3M^/CD)と呼はれるもの
である。
CS M^/CD回PR網では、回路網に接続されてh
る各デバイス即ちユニットは、パス(一般的には同軸ケ
ーブルでちる)への自らのアクセスを制御する。パスを
使用する各デt4イスは、チャンネル上へ信号を送信す
る装置並びに別のデ/4イスのインターフェイスによっ
てチャンネル上に印加された信号を受信する訣愕を含む
インターフェイスを介してケーブルにHBHされる。各
インターフェイスは、チャンネルを監視して2つのデバ
イスが同時に送信中であればそれを指示する回路を含ん
でいる。送信中のデバイスが、別のデバイスが同時に送
信していることを検出すると、2つのデバイスは送信を
停止し、それらの関連情報源(送信すべき情報を供給中
でめも)に対して送信を停止することf、通知する。両
デバイスは、チャンネルがクリアになってから送信を再
び試みる。
チャンネルの使用(即ち送信)を望む各デバイスは、先
ず他の何れかのユニットが送信中で#−J:ないかを「
@守」する。もし他の送信が検出されなければ、ステー
シコン(即ちユニット)はその送信を開始し、同時にチ
ャンネルの「聰守」も開始する。もし別のステーション
が同時に送信を開始したことを検出すれば、両ステーシ
ョンは衝突を検出するので、前述のように送信を停止す
る。衝突が繰返されるのを避けるために1各ステーシコ
ンは暫時待機し、再び試みる。再送信の前の間隔を制御
するために、各ユニットに独特の或は適当な無作為遅延
を割当てる種々のアプローチが知られている。このよう
なシステムは、例えば1977年12月13日付米国特
許4,063,220号に示されている。(因みに、C
3M^/CD回路網に関係して米国で本願と同時出願さ
れたものの一連番号と名称を列挙しておく。
米国特許用W4267.594号[搬送波検知多重アク
セス/衝突検出を用いたローカル回路網用送受信機」。
米国特許出願292,003号[搬送波検知多重アクセ
ス/衝突検出を用いたローカル回路網用送受q4機にお
ける衝突検出回路の試験装置」。
米国特許出NM292,004号[搬送波検知多重アク
セス/衝突検出を用いたローカルデータ回路用用送受信
機のための信頼性向上方法」米国特許出M292,00
5号[ローカルデータ回路網用送受信機のための雷、流
源送信機出力段」米国特許用R292,006号[電流
及び参照電圧の精密設定方法J)−。
若干^なるシステムがミネソタ州のネットワーク・シス
テムズ・コーポレーションによって開発され、また19
80年にプレンティス・ホール・インコーホレーデラド
から出版されたC、ワイツマンの醜文[分配されたマイ
クロ/ミニコンピユータシスチムニr1造、集施及び応
用」の54.3180〜183ペーゾに記載されている
。このシステムでは、送(i f:指示された時、アダ
プタ(即ち同軸ケーブルへのインターフェイス)はチャ
ンネルの使用f:+qって争う。これらのメカニズムは
紛争手順内で用いられる。第1のメカニズムは搬送波検
知である。即ち、もし同軸ケーブルが多忙であれば(即
ち信号が検出されると)、ユニットは送信を開始しない
。第2のメカニズムは、同軸ケーブルが利用可能である
こと1FC検出しfC,後に、固定された時間だけ送信
を遅らせることを含んでいる。各インターフェイスは、
「ケーブルが多忙ではない」状態を検知した時点から遅
延時間が経、過するまで送fflを阻止するハードウェ
ア遅延要素を含んでいる。これにより、受信機は再びパ
スを廻って争うことなくメツセージのP端の送信に迅速
に応答する時間が得られ、またケーブルにアクセスして
いるアダプタd一連の送信を行なうのにケーブルfil
−使用し続けることができる。この固定された遅延は、
ケーブル長の30Crn(1フイート)当り4ナノ秒で
あり、従って300m(1000フイート)のパスでは
8マイクロ秒となる(送信の後端が全長を走行し、応答
の先端も全長を走行できるようにするために必要である
から)。第5のメカニズムは各アダプタに送信優先1に
位を割当てる。パスが多忙ではなくなり、そして固定遅
延時間が経過した後に、各アダプタはタイムパルスを発
生し、この時にパス上に送信しまたその使用のためにパ
スを捕捉することができるようになる。
固定遅延時間の終了の後にパスインターフェイスがタイ
ムパルスを発生して送信開始がdI能となる時間を「n
遅延」と呼ぶ。アダプタ0に対してはn遅延は0である
。他の全てのアダプタに対するn遅延は次の式によって
与えられるO n遅延= (n−1遅延)+(4ナノ秒)(ノードn−
1とノードnとの間の距離(フィート))もしパスが多
忙でなく2つの遅延間隔が経過したものとすれば、アダ
プタは直ちに送信を開始できる。2つのアダプタによる
ほは同時の送信によってイ藺突が発生しても再試行中に
解決され、高い優先1111位を有するアダプタがアク
セスを得ることになる。
各アダプタに対する1簀先1111’1位はネットワー
ク・システムズ・コーポレーションのアプローチでは予
め指定されているから、1つ或はそt1以上のノードは
、他のノードに損害を与えながら意義深い優位を占める
ことができる。実際、あるノードがどれだけ長く開放を
待たなければならないのかは、決定論的ではなく蓋然的
でしか過ぎない。これらは相当な欠陥である。
従って、本発明の目的は、バスに接続されている各ノー
ド即ちユニットがバスアクセスf!c得るのにほぼ等し
い平均優先順位を持つようにした大きい公平さを呈する
分布裁定メカニズムを提供することである。
本発明の別の目的は、効率的で且つ再試行を最小に保つ
裁定メカニズムを提供することである。
本発明の別の目的は、信頼性の高い裁定メカニズム金提
供することである。
本発明の別の目的は、単なる統計的挙動ではなく、決定
論的挙動を呈する裁定メカニズムを提供することである
本発明の史に別の目的は、あるノードに、そのノードが
交互に通信できる2つ或はそれ以上のバスチャンネルと
争うことができるようにする裁定メカニズムを提供する
ことである。
本発明の別の目的は、1つ或はそれ以上の上記目的を満
足させ、実施が比較的簡単な裁定メカニズムを提供する
ことである。
上記目的を達成するために、本発明はデュアル・カウン
ト、ラウントロピン技術と呼ぶスロット型c S M 
A / G oシステムを提供する・各ノート9毎が与
えられるように、ラウントロピン式に時々開側スイッチ
される。
ここに用いている「7−ド」とは、バスを通して通信す
るデバイスのことであり、最小限プロセッサ又はメモリ
及びバスインターフェイスを含んでいる。同じような効
果を呈するものに対して用いられる語に「デバイス」及
び「ユニット」カある。
本技術は、他のノード(他の任意の物理的位置にある)
が送信中であるのをあるノードが検知するための最大時
間であるスロット、即ち時間間隔に基づいている。
送信を望んでいるノード(以下に「開始ノード」と呼ぶ
)はバス(或はもし2つのバスが利用oT[であれば選
択された方のバス)管検査して搬送波が存在しているか
否かを(即ち別のノードが送信中であるか否かを)決定
する。バスが遊休となる(即ち)般送波存在状態から搬
送波非存在状婦への変化が観測される)と、直ち罠開始
ノードは独特な数の「沈黙」スロットを待ち始める。こ
の数はそのノードのアドレスNに基づいている。待たれ
たスロットの数は2つの値の一方、即ちN+1或はM十
N+1(ここにMはバスに接続可能なノードの最大数で
ある)を有している。この値の選択は歴史の関数であり
、即ち、他のノードによる先行送信に依存している。初
めは、待ち期間はN十M−)−1スロツトである。もし
別のノーどの搬送波が検出されることなく待ち期間が経
過すれば開始ノードが裁定に勝ったことになり、そのノ
ードが別の通路上で現在データを受信中でなければ、そ
の・(ケラト(単或は複)を送信する。しかも、もし1
般送波を検出すると裁定が失なわれ、搬送波が検出され
る前に待ったスロットの数のカウントが減じられる。待
ったスロットの数(法M)マイナス1は送信したノード
、即ち最後に裁定を勝ちとった(LW)ノードの番号で
ある。開始ノードはそのノード番号とLWとを比較し、
この比較に基づいてその待ち時間値をセットする。もし
番号LWが自らのノード番号(N)よりも小さければ、
新らしい待ち時間値はN’+ 1とな夛(即ち待ち時間
値が小さくなって優先順位が高くなる)、LWが自らの
ノード番号(N)よりも大きければ新らしい待ち時間血
はN+M+1となる(即ち待ち時間値が大きくなって優
先順位は低くなる)。或は、この比較は、Nに対するL
Wの相対値を決定することによってより直接的に行なっ
てもよい。
以上のように、バスに対して相当な要望が存在し。
バスがほぼ連続的に使用されているような飽和或はほぼ
飽和状態における衝突は最低化され、アクセスはラウン
トロピン基準で行なわれる。即ち、各7−Pはその順番
を待つので高位ノード番号の全てのノードは低い優先順
位に移る前に送信することができる。換言すれば、与え
られた時点にアクセスを望む全てのノードは、何れかの
ノードが第2の機会を持つ前に1.1回はバスにアクセ
スできるのである。同じ優先順位レベル(高いか或は低
い)にある2つのノードが同時に待っている場合には、
低いアドレス(即ちノード番号)を持っている方が勝つ
。時間の若干部分てバスが遊休となるような軽負荷状態
では、システムはバスに対して紛争型の゛アクセスとす
る。即ち必要ならば衝突検知及び再試行を行なわせる。
衝突は、バスが遊休であった場合にのみ生じ得るもので
あり、そこで2つのノードはそノ1らのアドレスが異な
るのと同量だけ異なる時間(スロット数で表わされる)
に亘って争い始める。両者が同時に送電しようとする衝
突が起る。衝突は・母ケットに害を与え、これは受信機
において計算されたものと一致するように・臂ケットと
共に送信される誤り補正コード(これは、例えば周期的
冗長度チェック(CRC)コードであってよい)の不首
尾によって検出される・ タイムアウト期間は、あるノードが裁定に勝つことがで
きないような(現在の裁定カウント値では搬送波の不存
在が検出されることがない)情況に対して特定されてい
るO裁定タイマが満期になると送信不履行を・指示する
応答をもたらす。タイマ(図示せず)はノードのプロセ
ッサ或はインターフェイスの中に設けてよい。
送信が成功するとパケットの受信を確認するために直ち
に受信証が返送される。即ちノードが情報ノやケラトの
受信に成功すると、その/?チケット受信したことを直
ちに通報する。受f目の通報は受信社則コードを含む特
別な/臂ケットを送信することによって遂行される。受
信証ノ9ケットの送信には裁定は不要であり、送信搬送
波が物理的チャンネルから消滅すると直ちにこのパケッ
トが送信される。受信証は、別のノードが沈黙スロット
に対する裁定を求める程搬送波間隙が充分に長くなる前
に戻さなければならない(この場合ノード0が微妙なノ
ードである)。
以下に添附図IIを参照して本発明の詳細な説明するが
、本発明の上記及び他の目的及び長所が更に理解されよ
う。
本発明が肩用な種類の典型的ネットワークを第1図に示
す。そこでは、ネットワーク1は、ノ9ス12によって
相互に接続された複数のノード2(a)〜、2(n)か
ら構成されている。
信頼性を改善するために、全てのノード2(a)〜2(
n)が唯一の通路が代りに複数の通路を持つバスによっ
て接続されるような多重(例えばデュアル)通y=パス
を用いることができる。本裁定方式は、あるノードに、
そのノードがr−夕を送受信できるi、2(或は第3S
第弘等)のシーリアル通路で争う能力を与える。
この方式によれば、そのノードが裁定か行なわれつつあ
る別の通路上でデータを受信中であれば、裁定プロセス
を制御されたやり方で続行させることができる。別の通
路上で受f1及び受信証通報が完了すると、裁定プロセ
スが791望通路上で完了してしまえば、ノードは送信
できるようになる。送fdが行なわれる度に、2つの通
路の一方が選択される。経済性の目的から、各ノードの
I・−ドウエアの大部分はλつの通路間で時分割するこ
とかできる。
これは裁定プロセスを複雑にするので、本説明はデュア
ル通路、分割ノ・−ドウエアバスが含まれているものと
仮定している。もし単一の通路バスが利用可能であれば
、以下に説明する実施例が伺処で、またどのようにして
簡略化できるか、及びどのように2つ以上の通路に拡張
できるかは容易に理解できよう。
本発明の基本的な裁定システムを第2図に示す。
図示のように、裁定は2つの一一■−パス辿路、即ちバ
ス通路A(12A)及びバス通路B (12B)−に対
して遂行される。各バス通路はそれ自体のラインレシー
バ14A、14B、及び搬送波検出回路16A、16日
を有している。デュアル通路受信は、両通路の搬送波検
出器16A、16Bが何れかの通路に搬送波の初期の存
在(即ちオフからオンへの遷移)を監視することによっ
て実施される。搬送波スイッチ17は搬送波検出器16
A116日に応答して、受信処理回路26を初めに搬送
波初期存在を呈した方の通路へ切替える。両速路上で同
時に搬送波の存在が検出された場合には、先行の紛争に
よって一方の通路が選ばれるようになる。搬送波スイッ
チ17は、パケットヘッダーがデコードされるまで選ば
れた通路を監視し続ける。受信処理回路26内の回路は
ヘッダー内の宛先アドレスをデコードし、搬送波スイッ
チ17はそのパケットが自分のノードに宛てられている
ものか否かに関してその通路の監視を続行し、もしその
パケットが別のノード宛であればその通路から切R(1
す。搬送波スイッチ17が受信処理回路26をある通路
から切離した場合、再び搬送波の初期存在を探す状態忙
突入する。搬送波スイッチ17は、既に搬送波の存在が
確足されている通路に切替えることはなり0 低連すれば、本裁定プロセスは両通路に関して同一であ
るから、以下の説明ではバスAに関する裁定プロセスの
みを詳述するが、パス日は実質的にその鏡像であること
を理解されたい。
また本裁定プロセスを第3図に示すフローチャートに基
づいて説明するから、以下第2図及び第3図を一緒に参
照されたい。
先ず第2図において、特定のノードのための本裁定プロ
セスは制御回路18が第1の状態52にある場合から開
始される。この状態においては、送信命令ライン20が
監視され、ノードが送信を望んでいるか否かの決定がな
される。もし望んでいなけれは、送信命令が検出される
までライン20のステータスの監視が続けられる。一旦
送信命令が検出されると、プロセスは状態54に進み、
割切j回路五8によって裁定カウンタ22にM十N+1
(Mは回路網内のノードの最大数、Nはそのノードの番
号)に等しいカウント(即ち裁定カウント値、ACV)
がロードされる。以下に説明するように、裁定カウンタ
22はダウンカウンタである。
カウンタ22内にロードされる裁定値カウントは、ノー
ドが送信できるようになる前に搬送波が存在していない
ことを観測しなければならない連続するスロットの級で
ある。この基本沈黙スロット期間は、受信ノードが状覇
を切替えて受信証パケットの送信を開始できるように、
また同じ通路で争そ訃うとしている別のノードが沈黙ス
ロットの終了前に受信証の送受を確認できるように、充
分に長くなっている。受信証パケットは、制御のための
最初の裁定を受けることなくバス上に送信される唯一の
、fケラトである。
裁定スロットは、送信クロック期間の倍数であるスロッ
ト期間が終ったことを表わしている基本スロットタイマ
21のキャリーアウト(CO)オーバー70−によって
通知される。
制御回路18は、次に、送信全行ないたいバスの状態を
チェックする(ライン24上の通路選択信号の状態によ
って示される)。状態(或は段階)56ては選択された
通路用の搬送波検出器16A或は16Bがその上に搬送
波が存在していることを指示して別のノードが裁定に勝
ったことを表示していると、制御は段階58に進み、そ
うでない場合には段階60に分岐する。
段階58ではバスの裁定に勝った最終ノードの番号(L
W)と、自分のノードの番号(N)とが比較される。次
で、裁定カウンタ22に、(LWがNjυも少なければ
)N+1か、或は(LWがNよシも大きいか或はNに等
しければ)M+N+71の何れかの新らしい裁定カウン
ト値がロードされる(段階62A或は62B)。裁定カ
ウンタ22への再ロードが終了すると段階56に戻され
るO 要約すれは、あるノードは次のようにして、どのノード
が最終裁定に勝った(LW)かを決定するのである。裁
定プロセスの初めに、ノードは自らの裁定カウントダウ
ン値の写しf:記憶する(例えばノード番号比較手段2
5の中に)。搬送波の検出によって裁定が終った時の裁
定カウンタ22内の残り値(法M)は、裁定に勝つ九ノ
ードのノード番号(LW)が送信を待っているノードの
7〜ド番号よりも高いのか、或は低いのかを示している
。しかし、搬送波の消滅は各ノードの裁定ロジックと同
期するイベントであるので、このことはバスが活動して
いる場合にのみ真であることに注目されたい。
段階60では裁定カウンタ220カウントが1だけ減ら
される。次に段階64においてカウンタの内容がオーバ
ーフローしたか、即ち0に達したかどうかが検査される
。カウントが0であることは裁定に成功した(勝った)
ことを表わしている。
これはAND)r4−)23の出力に表示される。もし
カウントが0でなければ、裁定が不成功であり、制御は
段階56に戻される。
裁定が成功であったものとし、もし両バヌ12A及び1
2Bから受けた情報を処理するのに共通の受信処理回路
26を用いていれば(両バス間で時分割)、送信機(即
ち制御回路18)は次に段階66において交番バスの一
方上で受信機が多忙であるか否かを検査する。もし多忙
でなければ、段階68において受信処理回路26は選択
された送信通路に錠止され、送信が開始される。この送
信は段階70において監視され、送イdが完rすると制
御は裁定プロセスのエントリ点に戻される。
段階66において受信処理回路が多忙と判ホ畑れれば、
段階72において裁定カウンタ22にMがロードされ、
段階56に戻される。
受信処理回路26は、次のことの1つが発生した場合多
忙と判断される。即ち、+119番通路上で搬送波が検
出され、送信が別のノードに宛てられているものと未だ
に決定されていないか、L21 /?チケットなわちメ
ツセージを交番通路上においてそ信を完了し、送信機が
受信証パケットの送信を遂行中である場合である。
交番バス通路が利用できる場合、時分割受信処理回路2
6tま送信中、及び受信証を受けるが受信証タイマ(図
示せず)が満期になるまで選択された通路に錠止される
情報パケットを送信したノードは、その送信が完了する
と直ちに受信証・ぐケラトの受信を企図しなければなら
ない。もし受信証タイムアウト期間内に受信証が受信さ
れなければ、送信は失敗したものとみなされる。これは
無返答(No R5P )  受信証と呼ばれる。No
  R3P受信証は、宛先ノードがノ母ケットヲ正しく
受信せず、従ってその・ぐケラトに対して受信証を与え
られないが、或は受信証・やケラトが変形されていた場
合に生ずる。最小裁定タイムアウト時間は、実際の設備
毎に決定される。
No  R5P受信証は、バス雑音(CRCコード比較
の失敗をもたらす)、複数のノードによる同時送信(即
ち衝突、これはCRC比較の失敗によって通知される)
、或はあるノードにおいて・母ケットが送信されたバス
通路上でのそのパケットの受信率Ii1: (例えば通
路或はインターフェイスハードウェアの故障等による)
の結果として生ずる。
・臂ケットを首尾よく受信したことを表わす受信証には
2つの型がある。第1の型は、受信が成功であったこと
、即ち送信されたパケットが受信ノードのホストコンピ
ュータにおいて利用できることを示す積極的な受信証(
ACに)である。枳2の型は、パケットは正しく受信さ
れたがインターフェイスがそれをバッファできなかった
(即ち、?ケラトが放棄された)ことを示す消極的な受
信証(NAに)である。実際のバッファリングは実装毎
に独自のものであるが、パケットを処理できない過剰イ
ンターフェイスの概念は全ての実装に過用される。イン
ターフェイスにおける過剰は、相互接続媒体上の全ての
ノードに対して利用できる帯域中の量を減少させるので
、その可能性を最小ならしめるべきである。
各受信証メツセージは、それが宛先のノードがら受信さ
れたものであることを確醪するために点検される。(こ
の目的に使用される)母ケットフォーマットの詳細に関
してはW、ストレッヵ等の米国特許出願第373りざ≠
号(弁理士ドヶット番号83−298)「ダイレクト・
メモリ対メモリ・インターコンピュータ通信方法及び装
置」と参照されたい。) 送信を行なったがNo  R3P或はNAにの何れかで
ある場合には、次のアルゴリズムに従っ、て再送信を行
なゎなけれI/iならない。即ちNLJ  R8Pの場
合には、その・fケラ)K対して所定数(例えば64)
よシ少ない連続No  R8Pが発生したならは再送信
を企図すべきである。NAにの場合には、その・母ケッ
トに対して別の所定数(例えば128)よシも少ないN
 Aにが発生したならば(連続である必要はない)再送
(i!を計画すべきである□ パケットが再送信に利用できる場合には「硬貨の表裏を
決定するトス」による決定を行なゎなければならない。
もし結果が1−真」であれば再送信が計画される。もし
「偽」であれば遅延時間を待ってから決定を反覆する。
この遅延時間は最短でもMスロット時とすべきである。
通常選択されるスロット時の値は、16ノードの回路網
に対して12.8マイクロ秒の最短遅延時間を与える例
えば800ナノ秒に固定されている。最長時間は制限さ
れていないが、通常はスループットに対する考慮がこの
最長時間を制限する。遅延は一貫させる必要がない。こ
れは一定でないサービス潜在力を持った(ボールドシス
テムにおけるような)ソフトウェア或はファームウェア
制御再試行を考慮に入れたものである。最初の決定は特
別な特性を有している。再送信のための決定の時点に、
もし裁定者の同期が送信後も保たれていれば(即ちパス
上の搬送波の最後の立下りに同期を保っていれば)、裁
定が終り次第送信が行なわれる。しかし、もし同期が失
なわれていれば、再送信決定を行なう前に単一の遅延時
間を待つべきである。これは再送信決定に対する一貫し
た裁定妨害を防ぐことになる。もしインターフェイスが
、再送信しなければならないこと全決定するのに常に一
定址の時間紮費やすのであれば、別のノードの送信との
衝突(ノード番号の差Xスロット=再送信決定時間であ
るから)が定常的に発生することになる。無作為に選択
しても成功/失敗は同じ確率になる。
擬態作為ならば最小16ビツトの発生器を用いれば満足
できる。
本方式は行き詰シを打破するために計画されたものであ
る。再試行限界の選択は、次の基準に合致するようにシ
ミュレーションから計算されたものである。即ち、正し
く機能しているシステムにおける失敗(過剰に起因する
)は、重負荷集群(即ち、回路網)において典型的に遭
遇する要因では、年に1回以上生じ得ないということで
ある。
再送信に失敗した通路はその失敗したノQケットのため
に再試行する必要はない。そうではなく、配列更新ポー
リング(polling )のためKどのような周波数
を用いていようともそれを再試行することが適切なので
ある。
以上の説明は本発明の特定の実施例に限定しているが、
本発明は種々の基本構造を有°するデータ処理システム
、或は異なる時間間隔回路或は設計を用いるシステムに
おいて実現可能であり、しかも本発明の前記目的及び長
所の若干或は全てを達成することができる。従って、特
許請求の範囲の目的は、本発明の思想及び範囲内で実現
されるこれらの全ての変化、変形及び明白な改良をカバ
ーしようとするものである。
【図面の簡単な説明】
第1図は本発明が使用できる典型的なネットワークのブ
ロックダイアグ2ム、第2図は本発明によるパス裁定を
遂行するだめの装置のブロックダイアダラム、そして第
3図は裁定プロセスを示すフローチャートである。 12・・・・・パス通路、14・・・・・ラインレシー
バ、16・・・・・搬送波検出回路、17・・・・・搬
送波スイッチ、18・・・・・制御回路、20・・・・
・送イS命令ライン、21・・・・・基本スロットタイ
マ、22・・・・・裁定カクンタ、23・・・・・AN
Dゲート124・・・・・通路選択ツイン、25・・・
・・/−1’番号比較手段、26・・・・・受信処理回
路。 特許庁長官 殿 ■、事件の表示 昭和58年 特許願 第79197号
3、補正をする者 事件との関係  出願人 4、代理人 5、補正命令の日付   昭和58年8月30日463

Claims (1)

  1. 【特許請求の範囲】 (1)  ビット・シリアルバスを介して複数のコンピ
    ュータノードを相互接続するための回路網において;各
    ノードに対する優先順位値の帰すうによってバスへのア
    クセスを制御し、且つ最高優先順位値を有していてアク
    セスを要求しつつあ (3するノードにアクセスを許可
    するための裁定手段を備え;この裁定手段がバスに対す
    るアクセスの要求が多い状態の下では優先順位値の平均
    が各ノードに対して同一となるように優先順位値を割当
    てるようになっていることを%徴とする改良。 (2) ビットーシリアルバスケ介して複数のコンピュ
    ータノードを相互接続するための回路網において:パス
    に対する要求が少ない状態の下では各ノードがアクセス
    に関して個別に争って別のノードからの送信との衝突を
    生ずることなく最初の送信するノードがアクセスを得る
    ノードとなるようにバスへのアクセスを制御し、一方バ
    スに対する要求が多い状態の下では任意の時点にバスに
    アクセスを望む全てのノードに対してどのノードもがバ
    スに2回目のアクセスを得る前に、制御されたやり方で
    、バスへ1回アクセスすることを許容するようにアクセ
    スを制御する手段を備えたことを特徴とする改良。 1 ピット・シリアルバスを介して複数のコンピュータ
    ノードを相互接続するための回路網において、バスへの
    アクセスを制御するための装置が; イ、バス上の送信信号の存否を検出する搬送波検出器手
    段、 口、搬送波検出器手段に応答し、バス上の送信信号の消
    滅を検出した時に開始され所定の接続時間に亘って時間
    スロットの経過をカウントする裁定カウンタ手段、 ハ、裁定カウンタ手段に応答し、相対的に低い値及び相
    対的に高い値の2つの考え得る値の一方を有する裁定カ
    ウント値(ACV)を発生する手段、 二、搬送波検出器手段に応答し、パス上に送信信号の存
    在を検出した場合には裁定カウンタ手段がカウントする
    のを禁止させる手段、を備え、 ホ、前記載定カウンタ手段が、経過した時間スロットの
    数と裁定カウント値とを比較し、経過した時間スロット
    とそのノードのACVとが等しいことを見出した場合そ
    のノードに対してバス上での送信開始をrt容する信号
    を発生するようになっており、そして へ、裁定カウンタ手段の県北に応答し1裁定カウンタに
    新らしいACVを供給する手段、をもOffえているこ
    とを特徴とする装置。 (4)  ビット・シリアルバスを介して複数のコンピ
    ュータノードを相互接続するための回路網において、こ
    れらのノードによるパスへのアクセスを制御するための
    方法であって; イ、各ノードがパス上に送信の開始を許可される前にバ
    スを不活動にさせなければなら、ない所定の長さの時間
    スロットの数である裁定カウント値(ACV)を各ノー
    ドに割当て、口、各ノードをノード番号によって識別し
    、ハ、あるノードが送信を望んでいる場合、その裁定カ
    ウント値を第1の相対的に高い値にイニシャライズし、
    そして 二、送信を望んでいる各ノードに、パスを不活動ならし
    める時間スロットの数をカウントさせつつ他のノードの
    送信搬送波の有無に関してパスを監視させ、また i 複数の時間スロットのカウントの満期がそのノード
    のACVに咎しくなる前に別のノードの搬送波を検出し
    た場合には、 (イ) 搬送波が検出されたノードのノード番号(LW
    )が、送信を望んでいるノードの7一ド番号Nよりも大
    きいか或は小さいかを決定し、 (ロ) もしLWがNよりも小さければ、送信を望んで
    いるノードのACVを相対的に低い値に設定し、 (ハ) もしLWがNよりも大きいか或はNに等しけれ
    ば、送信を望んでいるノードのACVを相対的に高い値
    に設定し、そして に) この段i二の初めに戻し、そしてIt、  別の
    ノードの搬送波を検出することなく複数の時fMjスロ
    ットをそのノードのACVに等しくなるまでカウントし
    た場合には、送信を望んでいるノードに送信を許可する
    、諸段階からなっていることを特徴とする方法。
JP58079197A 1982-05-07 1983-05-06 シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術 Granted JPS5941079A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06375983 US4560985B1 (en) 1982-05-07 1982-05-07 Dual-count, round-robin ditributed arbitration technique for serial buses
US375983 1982-05-07

Publications (2)

Publication Number Publication Date
JPS5941079A true JPS5941079A (ja) 1984-03-07
JPS635789B2 JPS635789B2 (ja) 1988-02-05

Family

ID=23483198

Family Applications (2)

Application Number Title Priority Date Filing Date
JP58079197A Granted JPS5941079A (ja) 1982-05-07 1983-05-06 シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術
JP61242870A Pending JPS62229354A (ja) 1982-05-07 1986-10-13 バスへのノ−ドのアクセスを決定する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP61242870A Pending JPS62229354A (ja) 1982-05-07 1986-10-13 バスへのノ−ドのアクセスを決定する方法

Country Status (6)

Country Link
US (1) US4560985B1 (ja)
EP (1) EP0094180B1 (ja)
JP (2) JPS5941079A (ja)
AU (1) AU567291B2 (ja)
CA (1) CA1198522A (ja)
DE (1) DE3377965D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229354A (ja) * 1982-05-07 1987-10-08 デイジタル イクイプメント コ−ポレ−シヨン バスへのノ−ドのアクセスを決定する方法
JPH04280348A (ja) * 1990-07-02 1992-10-06 Digital Equip Corp <Dec> デフ・ノードのために好適な共有型アービトレーション装置および方法
JPH04369755A (ja) * 1991-06-18 1992-12-22 Japan Radio Co Ltd データ伝送装置

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU568490B2 (en) * 1982-05-07 1988-01-07 Digital Equipment Corporation Memory-to-memory intercomputer communication
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
FR2558667B1 (fr) * 1984-01-19 1987-03-20 Minisystemes Procede de transmission de donnees numeriques, reseau et module mettant en oeuvre le procede
US4630265A (en) * 1984-09-26 1986-12-16 General Electric Company Method and apparatus for selecting for use between data buses in a redundant bus communication system
US4910658A (en) * 1985-09-04 1990-03-20 Eaton Leonard Technologies, Inc. Real time process controller with serial I/O bus
US4663620A (en) * 1985-09-05 1987-05-05 International Business Machines Corporation Modified crossbar switch operation with fixed priority conflict resolution and apparatus for performing same
JPS6276341A (ja) * 1985-09-27 1987-04-08 Toshiba Corp 通信方法および装置
US4953072A (en) * 1987-05-01 1990-08-28 Digital Equipment Corporation Node for servicing interrupt request messages on a pended bus
DE3888353T2 (de) * 1987-05-01 1994-11-17 Digital Equipment Corp Unterbrechungsknoten zum vorsehen von unterbrechungsanforderungen auf einem anstehenden bus.
WO1988008576A2 (en) * 1987-05-01 1988-11-03 Digital Equipment Corporation Apparatus and method for servicing interrupts utilizing a pended bus
US4980854A (en) * 1987-05-01 1990-12-25 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US5034883A (en) * 1987-05-01 1991-07-23 Digital Equipment Corporation Lockhead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US4897833A (en) * 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
JPH06101732B2 (ja) * 1987-11-30 1994-12-12 三菱電機株式会社 通信制御方式
NL8802884A (nl) * 1988-11-22 1990-06-18 Philips Nv Werkwijze en stelsel voor het overdragen van gebufferde datapakketten via een communicatienetwerk.
US4969120A (en) * 1989-02-13 1990-11-06 International Business Machines Corporation Data processing system for time shared access to a time slotted bus
CA2011935A1 (en) * 1989-04-07 1990-10-07 Desiree A. Awiszio Dual-path computer interconnect system with four-ported packet memory control
US5187780A (en) * 1989-04-07 1993-02-16 Digital Equipment Corporation Dual-path computer interconnect system with zone manager for packet memory
US5167019A (en) * 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
US5193151A (en) 1989-08-30 1993-03-09 Digital Equipment Corporation Delay-based congestion avoidance in computer networks
US5072363A (en) * 1989-12-22 1991-12-10 Harris Corporation Multimode resource arbiter providing round robin arbitration or a modified priority arbitration
US5247671A (en) * 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
WO1991015069A1 (en) * 1990-03-29 1991-10-03 Sf2 Corporation Method and apparatus for scheduling access to a csma communication medium
US5175537A (en) * 1990-03-29 1992-12-29 Micro Technology, Inc. Method and apparatus for scheduling access to a CSMA communication medium
US5230044A (en) * 1990-07-02 1993-07-20 Digital Equipment Corporation Arbitration apparatus for shared bus
US5239630A (en) * 1990-07-02 1993-08-24 Digital Equipment Corporation Shared bus arbitration apparatus having a deaf node
US5276877A (en) * 1990-10-17 1994-01-04 Friedrich Karl S Dynamic computer system performance modeling interface
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
US5249183A (en) * 1991-03-14 1993-09-28 Level One Communications, Inc. Interfacing unit for local area networks
GB2254982B (en) * 1991-04-19 1995-06-14 British Aerospace Data networks
US5301282A (en) * 1991-10-15 1994-04-05 International Business Machines Corp. Controlling bus allocation using arbitration hold
GB2262862B (en) * 1991-12-23 1996-05-22 Motorola Israel Ltd Method and apparatus for contending for access to a communication channel
CA2091093C (en) * 1992-03-06 1999-07-06 Peter C. Di Giulio Event driven communication network
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
US5430848A (en) * 1992-08-14 1995-07-04 Loral Fairchild Corporation Distributed arbitration with programmable priorities
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5351241A (en) * 1992-12-24 1994-09-27 Intel Corporation Twisted pair ethernet hub for a star local area network
EP1022877B1 (en) * 1993-02-15 2004-06-23 Honda Giken Kogyo Kabushiki Kaisha Data transmission method
GB2278259B (en) * 1993-05-21 1997-01-15 Northern Telecom Ltd Serial bus system
CN1037480C (zh) * 1993-06-23 1998-02-18 摩托罗拉公司 争用通信信道的方法和装置
US5604487A (en) * 1993-07-30 1997-02-18 Lockheed Martin Tactical Systems, Inc. Apparatus and method for user-selective data communication with verification
US5742239A (en) * 1993-08-24 1998-04-21 Mti Technology Corporation Background arbitration monitoring to improve access on lightly consumed network
JP2644185B2 (ja) * 1994-06-27 1997-08-25 甲府日本電気株式会社 データ処理装置
US5751974A (en) * 1994-07-21 1998-05-12 Motorola, Inc. Contention resolution for a shared access bus
US5519837A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput
GB2293943B (en) * 1994-10-04 1998-06-17 Motorola Israel Ltd Communications system with priority scheme for reduced access delay
US5793993A (en) * 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5608341A (en) * 1995-05-09 1997-03-04 Level One Communications, Inc. Electrical circuit for setting internal chip functions without dedicated configuration pins
US5926504A (en) * 1995-06-05 1999-07-20 Level One Communications, Inc. Electrical circuit for selectively connecting a repeater to a DTE port
US5852600A (en) * 1995-06-07 1998-12-22 Mci Communications Corporation System and method for resolving substantially simultaneous bi-directional requests of spare capacity
US5802057A (en) 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
US5875338A (en) * 1995-12-14 1999-02-23 International Business Machines Corporation Method and apparatus for arbitrating resource requests utilizing independent tokens for arbiter cell selection
US5898694A (en) * 1996-12-30 1999-04-27 Cabletron Systems, Inc. Method of round robin bus arbitration
US6070193A (en) * 1997-11-26 2000-05-30 International Business Machines Corp. Apparatus and method for ordered transmission on networks
US6385210B1 (en) * 1998-04-17 2002-05-07 Ford Global Technologies, Inc. Method for detecting and resolving data corruption in a UART based communication network
US6298067B1 (en) * 1998-05-01 2001-10-02 3 Com Corporation Distributed arbitration scheme for network device
US6724772B1 (en) * 1998-09-04 2004-04-20 Advanced Micro Devices, Inc. System-on-a-chip with variable bandwidth
US7606257B2 (en) * 2004-01-15 2009-10-20 Atheros Communications, Inc. Apparatus and method for transmission collision avoidance
GB2437589B (en) 2006-02-14 2009-12-16 Furuno Electric Co Navigational aid and carrier sense technique
JP4766160B2 (ja) * 2009-07-29 2011-09-07 株式会社デンソー 通信システムおよび通信ノード
US9149188B2 (en) * 2010-07-01 2015-10-06 Shenzhen Mindray Bio-Medical Electronics Co. Ltd. Systems and methods for synchronizing data received from multiple sensor modules in a patient monitor system
CN104333499B (zh) * 2014-10-23 2017-09-15 南京国电南自软件工程有限公司 基于m‑lvds的装置背板高速总线链路层通信协议
CN115589398B (zh) * 2022-09-21 2024-12-13 河南昆仑技术有限公司 I2c地址分配方法及计算设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1314180A (en) * 1969-11-21 1973-04-18 Plessey Telecommunications Res Electrical data transmission systems
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
US4385382A (en) * 1980-09-29 1983-05-24 Honeywell Information Systems Inc. Communication multiplexer having a variable priority scheme using a read only memory
US4395710A (en) * 1980-11-26 1983-07-26 Westinghouse Electric Corp. Bus access circuit for high speed digital data communication
US4494113A (en) * 1981-03-13 1985-01-15 Hitachi, Ltd. Method and apparatus for self-control in distributed priority collision
US4466096A (en) * 1982-03-11 1984-08-14 International Business Machines Corporation Apparatus and method for providing transmitter hierarchy control for efficient channel management
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229354A (ja) * 1982-05-07 1987-10-08 デイジタル イクイプメント コ−ポレ−シヨン バスへのノ−ドのアクセスを決定する方法
JPH04280348A (ja) * 1990-07-02 1992-10-06 Digital Equip Corp <Dec> デフ・ノードのために好適な共有型アービトレーション装置および方法
JPH04369755A (ja) * 1991-06-18 1992-12-22 Japan Radio Co Ltd データ伝送装置

Also Published As

Publication number Publication date
US4560985A (en) 1985-12-24
DE3377965D1 (en) 1988-10-13
US4560985B1 (en) 1994-04-12
EP0094180B1 (en) 1988-09-07
EP0094180A3 (en) 1985-05-08
CA1198522A (en) 1985-12-24
JPS635789B2 (ja) 1988-02-05
AU1369683A (en) 1983-11-10
JPS62229354A (ja) 1987-10-08
EP0094180A2 (en) 1983-11-16
AU567291B2 (en) 1987-11-19

Similar Documents

Publication Publication Date Title
JPS5941079A (ja) シリアルバスのためのデユアルカウント,ラウンドロビン分布裁定技術
EP0367813B1 (en) Communication processor for a packet-switched network
CA2151369C (en) Method and apparatus for bus access arbitration of nodes organized into acyclic token passing and alternatively propagating request to root node and grant signal to the child node
EP0674790B1 (en) Method and apparatus for transforming an arbitrary topology collection of nodes into an acyclic directed graph
JP3767904B2 (ja) 高効率なポーリング手順によるデータ通信
US7061929B1 (en) Data network with independent transmission channels
EP1197870A2 (en) Method and apparatus for unique address assignment, node self-identification and topology mapping for a direct acyclic graph
JPS6097752A (ja) 多重アクセス制御方法
WO1997032254A1 (en) System and method for bus contention resolution
US6975626B1 (en) Switched network for low latency communication
US7065580B1 (en) Method and apparatus for a pipelined network
WO1994015305A1 (en) Method and apparatus for transforming an arbitrary acyclic topology collection of nodes into an acyclic directed graph
WO1991009366A1 (en) Method and apparatus for dispersed end-entity flow control in computer networks
US7979766B2 (en) Architecture for a message bus
AU636042B2 (en) Shared arbitration apparatus suitable for deaf node
JP2698687B2 (ja) ローカル・エリア・ネットワーク・インタフェース機構
KR20020067179A (ko) 토큰을 이용한 데이터 전송방법
JPH08125670A (ja) バス競合制御方式
JPH0120819B2 (ja)
JPS6072353A (ja) 通信制御システム
JPH0779342B2 (ja) デ−タ伝送システム
JPH0136740B2 (ja)
JPH04352051A (ja) 情報処理ネットワークシステム
JPS61175842A (ja) 高速の直列バス構造およびデ−タ転送方法