JPS5926059B2 - 制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明はディジタル装置の制御回路、特に状態を制御す
る回路に関する。

電子計算機やその他のデイタル技術を応用した装置の設
計において、最も厄介な部分に制御回路の設計がある。

一般に制御回路は、加算回路やレジスタなどに見られる
規則性に乏しく、また機能の変更や拡張が行われる毎に
設計変更が必要である。

従つて、設計の誤りが最も生じ易く、正当性のチェック
も困難である。このような制御回路の設計を容易にする
ための手段として、マイクロプログラム制御方式がよく
知られている。

これは制御対象である加算回路やレジスタなどの基本ユ
ニット間のデータの流れを制御するマイクロ命令を用意
し、このマイクロ命令列（マイクロプログラム）を順次
実行することによつて要求される機能を実行する方式で
ある。マイクロプログラムは規則性のある高速メモリに
格納されるので、不規則でかつ複雑な制御回路が規則性
のあるメモリ構造として実現できる。マイクロプログラ
ム用メモリとして書き換え可能なメモリを使用すると、
機能の変更はメモリの内容を書き換えることによつて行
なえるため、設計変更が容易である。また、拡張もメモ
リの容量を増すことによつて行ない得る等の利点がある
。しかしながら、このようなマイクロプログラム方式に
は幾つかの欠点がある。第１に＆太状態の検査や判断が
遅くなる欠点がある。

制御回路が比較的頻繁に使用される機能に装置の内部状
態や外部から与えられた信号に応答して特定の処理を行
なう機能がある。このようなとき、マイクロプログラム
制御では、同時に複数の状態を調べることができず、多
くのマイクロ命令を使つて逐次状態を調べ、それを判断
して行くために多くの時間が費やされる。第２には、機
能的な規模の小さい装置においてはコストが高くなる欠
点がある。

マイクロプログラム制御において、マイクロ命令を読み
出し、それを解読し、基本ユニットを制御するためにか
なりの量のハードウェアが必要であり、機能的に大きい
装置を作成する場合にはこれらのハードウェア量の全体
に占める割合は少ないが、機能の小さい装置の実現にお
いては全体のコストが増加する。本発明の目的はマイク
ロプログラム制御方式のこれらの欠点を除くための新規
な制御回路を提供することにある。本発明の他の目的は
規則的なハードウエア構造を有する制御回路を提供する
ことにある。

本発明の他の目的は機能的な規模の大小によらず通用し
得る制御回路を提供することにある。

本発明のさらに他の目的は状態の検査と判断とを高速に
行なえる制御回路を提供することにある。本発明のさら
に別の目的は設計変更の容易な制御回路を提供すること
にある。本発明の制御回路では、少くとも３つの値（０
，１，Ｘ）をとり得るメモリ・セルを複数個持つ多値連
想メモリが使用される。

これらのメモリ・セルは桁方向と語方向とにマトリツク
ス状に配列され桁方向から与えられる検索入力に対して
、語方向に一致する語があるか否かが一斉に検索される
。検索はメモリ・セルの値に基づいて行われ、検索入力
の値（Ｏまたは１）と全てのメモリ・セルの値とが一致
する語が選択される。このとき、メモリ・セルの値がＯ
または１であれば、検索入力のそれぞれＯまたは１と一
致するときのみ一致が検出される。

メモリ・セルの値Ｘは検索がマスクされていることを示
し、検索入力の値の如何によらずそのメモリセルは一致
するとみなす。多値連想メモリの各語に対応して高速メ
モリが用意され、前記検索によつて選択された語に対応
する高速メモリの内容が読み出される。

読み出された高速メモリの内容は装置の基本ユニツトの
制御信号として使用される。検索入力は装置の制御に必
要な各種状態信号が供給されるものであり、検索動作の
開始は一定周期毎にあるいは特定の事象発生毎に行われ
る。

次に図面を参照して本発明を詳細に説明する。第１図は
本発明の一実施例を示すプロツク図であり、本制御回路
では、入力信号の変化に応じて予め規定された制御信号
が逐次出力される。出力された制御信号は本制御回路に
よつて制御される装置で使用されるものであり、例えば
計算機の場合には加算器やその他の機能ユニツト、レジ
スタなどが制御の対象になる。また、与えられた制御信
号の使用方法はマイクロプログラム制御方式におけるマ
イクロ命令と同様に取り扱うことができるので、こ＼で
は詳しい説明は省略する。与えられた入力信号に従つた
制御信号のシークエンスを発生することが本実施例の制
御回路の機能である。

外部からの入力信号は検索レジスタ１に与えられる。

検索レジスタ１には出力レジスタ２に保存される制御信
号も検索レジスタ１の入力として供給されており、これ
らの信号がクロツク発生回路５によつて与えられるクロ
ツク信号１１により検索レジスタ１にセツトされる。検
索レジスタ１の出力は多値連想メモリ３の検索入力とし
て使用される。

多値連想メモリ３は検索入力と多値連想メモリ・セル内
容との一致・不一致を並列に検索し、各多値連想メモリ
の語毎の一致・不一致を検出する機能を持つ。通常の連
想メモリとの違いは、通常の連想メモリではマスク操作
，つまり特定の桁位置を検索の対象とするかしないかの
制御が全体の語について一様に行われるのに対し、多値
連想メモリの各セルは１，０の値の他にトントケア（Ｘ
で示す）の値を持ち、Ｘの値を持つ桁位置は検索の対象
外となり、このためマスク操作は各語毎に任意の桁位置
に対して行うことができることである。多値連想メモリ
の詳細は、特公昭４４−２９９１３号公報に示されてい
るのでこ＼では詳細な説明は省略するが、要は与えられ
た検索入力に対し、Ｘによつてマスクされた以外の部分
について各セルの値（１またはＯ）と検索入力との比較
を行い、複数のセルによつて構成される語が検索入力と
一致するか否かを各語毎に表示する機能を持つた連想メ
モリが多値連想メモリ３である。多値連想メモリ３の各
語に対応して高速メモリ４がある。

この高速メモリ４は前記検索により多値連想メモリ３で
一致が検出された語に対応する高速メモリ４の内容が読
み出され、出力レジスタ２に供給される。多値連想メモ
リ３が複数の語について一致を検出する場合には、その
中から適切な一つを選択する回路が必要であるが、本実
施例においては、後述するように検索入力に対して、一
つの語しか選択されないように多値連想メモリ３の内容
を設定している。高速メモリ４から読み出された値はク
ロツク発生回路５によつて発生されるクロツク信号１２
によつて出力レジスタ２にセツトされる。

クロツク信号１１，１２は通常のクロツク発生回路によ
つて発生することができる力（二つのクロツク信号発生
の間の時間は検索レジスタ１への設定時間、多値連想メ
モリ３の検索時間および高速メモリ４の読み取り時間の
総和よりも大きい値が選ばれ、制御対象のくり返し周波
数を考慮して決定される。クロツク信号１２は多値連想
メモリ３の検索において一致が検出された時のみ出力さ
れ、一致が検出されない場合には、クロツク信号１２は
出力されず、出力レジスタ２の内容は変更されない。本
実施例の動作を説明する前に、第２図に示される状態遷
移図を説明する。Ｓ１〜Ｓ６はシステムの状態であり、
各状態において規定された動作が実行されるものとする
。各状態から他の状態への矢印は状態の遷移を示し、矢
印に付されたパターンは遷移条件を示すもので、システ
ムに与えられる入力信号（こ＼では３ビツト）のパター
ンを示している。こ＼で、ｘはトントケアを表わすもの
であつて、そのビツトの値は考慮されないことを示す。
今、システムがＳ１の状態を示すとき、入力信号が０１
０または０１１（０１Ｘ）であればＳ２へ、１００，１
０１，１１０，１１１（１ＸＸ）であればＳ５へ、００
０または００１（００Ｘ）であればＳ３へ状態が遷移す
る。

仮に入力信号が０１０とすると、システムはＳ２へ移り
、入力信号がＸＯｌまたはＸＯＯに変化するまでＳ２の
状態を保つ。このように、システムの状態はその時の状
態と入力信号のパターンとにより、次々に遷移する。Ｓ
５の状態に入ると、そこからは他に遷移しないのでシス
テムはＳ５の状態をとり続ける。一般に、これらの各状
態を入力信号を制御対象とする装置の動作と関連付け、
適切な状態遷移を定めることによつて制御を行うことが
できることは良く知られている。以下の説明では第２図
の状態遷移図に沿つて述べるが、同様にして多様な制御
を行えることは明らかである。第２図に示した状態遷移
図を第１図の実施例で実現する場合を考えてみる。

状態Ｓ１〜Ｓ６に二進数を割り当てＳ１を０００，Ｓ２
を００１，Ｓ３を０１０，Ｓ４を０１１，Ｓ５を１００
，Ｓ６を１０１で表わすことにする。第２図の状態遷移
図から次のような表を得ることができる。

上記の表の現在の状態と入力信号との対は多値連想メモ
リ３の語ｌζ各語に対応する遷移後の状態は高速メモリ
４に設定されている。

動作を開始する前に初期設定信号１３を与え、出力レジ
スタ２を初期化する。

こ＼では、初期値として０００が与えられるものとする
。スタート信号１４が与えられると、クロツク発生回路
５がクロツク信号１１および１２を周期的に発生する。
こ＼で入力信号０１１が与えられたとする。出力レジス
タ２は０００に初期設定されているので、クロツク信号
１１により検索レジスタ１には゛００００１ビがセツト
され、これが多値連想メモリ３の検索入力になる。多値
連想メモリ３における検索動作により゛ＴＯＯＯＯｌｘ
２”との一致が検出され、高速メモリ４から読み出され
た値゛００ｒ゜がクロツク信号１２により出力レジスタ
２にセツトされる。制御対象となる装置ではこの制御信
号（状態Ｓ２）に応じた操作が行われる。この結果、入
力信号が０００１゜゛に変化したと仮定する。同様な一
連の処理により、出力レジスタ２には゛０１Ｆ”が得ら
れる。このようにして、与えられた状態遷移図に対する
制御が行われる。多値連想メモリ３および高速メモリ４
の内容を変更することにより上の例と異なる状態遷移を
制御し得ることは容易に理解できる。

これらのメモリに対する書込みについては述べなかつた
が、通常のランダム・アクセス・メモリ（ＲＡＭ）と同
様に番地を与えておき、順次書込むようにすることは容
易に可能であることは明白である。なお、第１図中には
、前記各メモリに対する読出し手段や各メモリへの書込
み手段は図面簡単化のために図示していないが、これら
の手段は通常のＲＡＭ用の読み出しおよび書込み手段を
それぞれ用いればよい。以上述べたように、本発明の制
御回路を用いることにより複雑な制御を規則的なハード
ウエア構造で実現することが可能となりかつ状態の判定
を高速に行うことが可能となる。

また、メモリの容量を増減することによりシステム規模
に応じた融通性に富む制御回路が実現できる。実施例に
おいてｃ友状態遷移の制御について説明したが、一般に
任意の制御に用いることができることは容易にわかる。

【図面の簡単な説明】

第１図は本発明の一実施例のプロツク図および第２図は
本発明の動作を説明するための状態遷移図である。 第１図において、１：検索レジスタ、２：出力レジスタ
、３：多値連想メモリ、４：高速メモリ５：クロツク発
生回路。

Claims (1)

【特許請求の範囲】
1. １ 検索用値と検索に対するマスク値とを含むメモリセ
   ルを桁方向および語方向にマトリックス状構成に配列し
   検索入力と前記検索用値および前記マスク値に従い特定
   の語を選択できる多値連想メモリと、前記多値連想メモ
   リに接続され前記検索入力を与える検索レジスタと、前
   記多値連想メモリの各語に結合され出力データを保存す
   る高速メモリと、この高速メモリの内容を読み取る手段
   と、前記検索レジスタに制御信号をセットする手段とを
   有し、前記多値連想メモリに前記検索レジスタを用いて
   検索し選択された語に結合された前記高速メモリの値を
   制御信号に使用することを特徴とする制御回路。