JPS59231798A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS59231798A JPS59231798A JP58106062A JP10606283A JPS59231798A JP S59231798 A JPS59231798 A JP S59231798A JP 58106062 A JP58106062 A JP 58106062A JP 10606283 A JP10606283 A JP 10606283A JP S59231798 A JPS59231798 A JP S59231798A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- register
- address
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はデータ処理装置のプログラムを記憶するプロ
グラムメモリ（すなわち制御メモリ）に関し、特にその
一時故障対策に関するものである。
グラムメモリ（すなわち制御メモリ）に関し、特にその
一時故障対策に関するものである。
プログラムメモリとしては、不揮発性の読出し専用メモ
リ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ 、以下ＲＯＭ
という）が使用される場合と、ランダムアクセスメ
モリ（以下ＲＡＭという）が使用される場合とがあるが
、ＲＡＭが使用される場合においても、ＲＡＭの瞬時故
障対策を実施した装置はなかった。
リ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ 、以下ＲＯＭ
という）が使用される場合と、ランダムアクセスメ
モリ（以下ＲＡＭという）が使用される場合とがあるが
、ＲＡＭが使用される場合においても、ＲＡＭの瞬時故
障対策を実施した装置はなかった。
一方、最近の半導体素子の進歩には著しいものがあり、
特にＲＡＭやＥｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂ
ｌｅ ＲＵＭ（以下ＥＰＲＯＭという）は年々高密度化
される傾向がある。その半面、ＲＡＭでは高密度化され
るにつれて瞬時故障の発生確率が高くなり、素子レベル
における対策が実施されているものの、データ処理装置
のプログラムメモリとして使用するには、信頼性の点に
おいて不十分である。
特にＲＡＭやＥｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂ
ｌｅ ＲＵＭ（以下ＥＰＲＯＭという）は年々高密度化
される傾向がある。その半面、ＲＡＭでは高密度化され
るにつれて瞬時故障の発生確率が高くなり、素子レベル
における対策が実施されているものの、データ処理装置
のプログラムメモリとして使用するには、信頼性の点に
おいて不十分である。
また、ＥＰＲＯＭは高密度という点ではＲＡＭ （特に
５ｔａｔｉｃ ＲＡＭ ）よシすぐれているものの、Ｒ
ＡＭに比較してアクセスタイム（ａｃｃｅｓｓ ｔｉｍ
ｅ ）が遅いことが欠点である。従って、従来の装置に
おいて、高速かつ大容量のＲＡＭを使用した場合、その
ＲＡＭの瞬時故障をどの様に処理するかという点が問題
である。
５ｔａｔｉｃ ＲＡＭ ）よシすぐれているものの、Ｒ
ＡＭに比較してアクセスタイム（ａｃｃｅｓｓ ｔｉｍ
ｅ ）が遅いことが欠点である。従って、従来の装置に
おいて、高速かつ大容量のＲＡＭを使用した場合、その
ＲＡＭの瞬時故障をどの様に処理するかという点が問題
である。
ＲＡＭの信頼性が十分でない為、ＲＡＭにデータを格納
する場合は符号誤りを検出することができるパリティピ
ットを付加したデータを格納しておき、これを読出す場
合はパリティビットの付加されたデータを読出して、パ
リティチェック回路によりパリティチェックを行い、パ
リティチェックの結果エラーが検出されなければＲＡＭ
に異常がないものとし、パリティチェックの結果エラー
が検出されると、ＲＡＭ不良として、データ処理装置の
運転を停止し、対策を講じていた。然し、ＲＡＭの故障
にはその素子が永久的に破損した場合と、瞬時的な故障
によってその時点においては誤ったデータが読出された
が、ＲＡＭの機能は直ちに回復していて次に書込まれる
データは正しく読出される瞬時的な故障の場合とがある
。従来の装置では、この瞬時的な故障の場合においても
、データ処理装置の運転を一時停止しなければならぬと
いう欠点があった。
する場合は符号誤りを検出することができるパリティピ
ットを付加したデータを格納しておき、これを読出す場
合はパリティビットの付加されたデータを読出して、パ
リティチェック回路によりパリティチェックを行い、パ
リティチェックの結果エラーが検出されなければＲＡＭ
に異常がないものとし、パリティチェックの結果エラー
が検出されると、ＲＡＭ不良として、データ処理装置の
運転を停止し、対策を講じていた。然し、ＲＡＭの故障
にはその素子が永久的に破損した場合と、瞬時的な故障
によってその時点においては誤ったデータが読出された
が、ＲＡＭの機能は直ちに回復していて次に書込まれる
データは正しく読出される瞬時的な故障の場合とがある
。従来の装置では、この瞬時的な故障の場合においても
、データ処理装置の運転を一時停止しなければならぬと
いう欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ＥＰＲＯＭによってプログラムメ
モリを構成するＲＡＭをバックアップさせ、ＲＡＭの瞬
時故障のときは当該データをＥＰＲＯＭからＲＡＭへ書
込んだ上、再読出しを行うことにより、ＲＡＭの瞬時故
障に対しては運転停止を必要としないデータ処理装置を
提供することを目的としている。
めになされたもので、ＥＰＲＯＭによってプログラムメ
モリを構成するＲＡＭをバックアップさせ、ＲＡＭの瞬
時故障のときは当該データをＥＰＲＯＭからＲＡＭへ書
込んだ上、再読出しを行うことにより、ＲＡＭの瞬時故
障に対しては運転停止を必要としないデータ処理装置を
提供することを目的としている。
ＲＡＭは電源断の時にはその記憶内容が消滅するので、
ＲＡＭをプログラムメモリとして使用するときは一１同
一プログラムを記憶する不揮発性メモリーを備えていて
、電源断の状態から再び電源を接続した場合は不揮発性
メモリに記憶される全プログラムをＲＡＭ Ｋ書込んだ
上で、ＲＡＭから順次プログラムを読出してプログラム
によって定められた制御を行うのであるが、この発明で
は上記の不揮発性メモリとしてＥＰＲＯＭを使用し、Ｒ
ＡＭの瞬時故障の場合、その故障したデータだけをＥＦ
ＲＯＭからＲＡＭに書込むことによってＲＡＭをバック
アップするのである。
ＲＡＭをプログラムメモリとして使用するときは一１同
一プログラムを記憶する不揮発性メモリーを備えていて
、電源断の状態から再び電源を接続した場合は不揮発性
メモリに記憶される全プログラムをＲＡＭ Ｋ書込んだ
上で、ＲＡＭから順次プログラムを読出してプログラム
によって定められた制御を行うのであるが、この発明で
は上記の不揮発性メモリとしてＥＰＲＯＭを使用し、Ｒ
ＡＭの瞬時故障の場合、その故障したデータだけをＥＦ
ＲＯＭからＲＡＭに書込むことによってＲＡＭをバック
アップするのである。
以下この発明の実施例を図面について説明する。
第１図はこの発明の一実施例を示すブロック図で、図に
おいて（１）は演算処理部（以下ＣＰＵと略記する）、
（２）はＣＰＵ （１１の出力バス、（３）はＣＰＵ
（１１の入力バス、（４）はＲＡＭで構成されたプログ
ラムメモリ、（５）はＥＰＲＯＩ）ｖＩで構成されたバ
ックアップメモリ、（６ａ）〜（６ｎ）はそれぞれデー
タレジスタ、（７）はプログラムメモリ（４）から読出
された命令文を保持するインストラクションレジスタ（
１ｎｓｔｒｕｃｔｉｏｎ ｒｅｇｉｓｔｅｒ ）、（８
）はパリティチェック回路、（９）はパリティエラーの
有無を保持するエラーフリップフロップ、α１はパリテ
ィエラー発生時の処理を行う異常処理回路、０］）はプ
ログラムメモリ（４）にアクセスするアドレスを保持す
るアドレスレジスタ、０２はバックアップメモリ（５）
にアクセスするアドレスを保持するアドレスバックアッ
プレジスタである。
おいて（１）は演算処理部（以下ＣＰＵと略記する）、
（２）はＣＰＵ （１１の出力バス、（３）はＣＰＵ
（１１の入力バス、（４）はＲＡＭで構成されたプログ
ラムメモリ、（５）はＥＰＲＯＩ）ｖＩで構成されたバ
ックアップメモリ、（６ａ）〜（６ｎ）はそれぞれデー
タレジスタ、（７）はプログラムメモリ（４）から読出
された命令文を保持するインストラクションレジスタ（
１ｎｓｔｒｕｃｔｉｏｎ ｒｅｇｉｓｔｅｒ ）、（８
）はパリティチェック回路、（９）はパリティエラーの
有無を保持するエラーフリップフロップ、α１はパリテ
ィエラー発生時の処理を行う異常処理回路、０］）はプ
ログラムメモリ（４）にアクセスするアドレスを保持す
るアドレスレジスタ、０２はバックアップメモリ（５）
にアクセスするアドレスを保持するアドレスバックアッ
プレジスタである。
また、第２図は第１図の回路におけるエラー処理のステ
ツプを示すフローチャートであって、翰〜（ハ）はそｔ
Ｌぞれの処理ステップを示す。
ツプを示すフローチャートであって、翰〜（ハ）はそｔ
Ｌぞれの処理ステップを示す。
電源断の状態ではプログラムメモリ（４）の内容が消滅
しているので、再び電源を接続してこのマイクロコンビ
エータの使用を開始する場合には、バックアップメモリ
（５）Ｋ記憶されるプログラムの全内容をバス（３）、
ＣＰＵ（１１、バス（２）を経てプログラムメモリ（４
）に書込んでおく。次に、アドレスレジスタＱｌ）に順
次変化するアドレスの値が設定され、この設定されたア
ドレス位置のプログラムメモリ（４）の内容がインスト
ラクションレジスタ（７）に読出され、インストラクシ
ョンレジスタ（７）に読出された命令文の内容に従って
、アドレスレジスタα］）Ｋ設定される次のアドレスの
値が制御されると同時にＣＰＵ （１１の演算動作が制
御され、ＣＰＵ（１）ではバス（３）から取込んだデー
タに演算処理を行い、バス（２）を通してデータレジス
タ（６ａ）〜（６ｎ）のうちあいずれかのデータレジス
タに演算結果をセットし、また、これらいずれかのデー
タレジスタの内容がバス（３）を介してＣＰＵ ｉｌｌ
に入力され演算用データとして使用される。
しているので、再び電源を接続してこのマイクロコンビ
エータの使用を開始する場合には、バックアップメモリ
（５）Ｋ記憶されるプログラムの全内容をバス（３）、
ＣＰＵ（１１、バス（２）を経てプログラムメモリ（４
）に書込んでおく。次に、アドレスレジスタＱｌ）に順
次変化するアドレスの値が設定され、この設定されたア
ドレス位置のプログラムメモリ（４）の内容がインスト
ラクションレジスタ（７）に読出され、インストラクシ
ョンレジスタ（７）に読出された命令文の内容に従って
、アドレスレジスタα］）Ｋ設定される次のアドレスの
値が制御されると同時にＣＰＵ （１１の演算動作が制
御され、ＣＰＵ（１）ではバス（３）から取込んだデー
タに演算処理を行い、バス（２）を通してデータレジス
タ（６ａ）〜（６ｎ）のうちあいずれかのデータレジス
タに演算結果をセットし、また、これらいずれかのデー
タレジスタの内容がバス（３）を介してＣＰＵ ｉｌｌ
に入力され演算用データとして使用される。
また、先に述べたとおシブログラムメモ１月４）に記憶
されるデータにはチェックピットが付加されているので
、インストラクションレジスタ（７）の内容に対しては
パリティチェック回路（８）でパリティチェックが行わ
れ、パリティエラーが検出されたときはパリティエラー
７リツプフロツプ（９）がセットされる。パリティエラ
ーフリップフロップ（９）がセクトされると異常処理回
路αｑが起動されて第２図に示す異常処理ルーチンが実
行される。
されるデータにはチェックピットが付加されているので
、インストラクションレジスタ（７）の内容に対しては
パリティチェック回路（８）でパリティチェックが行わ
れ、パリティエラーが検出されたときはパリティエラー
７リツプフロツプ（９）がセットされる。パリティエラ
ーフリップフロップ（９）がセクトされると異常処理回
路αｑが起動されて第２図に示す異常処理ルーチンが実
行される。
異常処理回路ａＩ中には再試行カウンタ（図示せず）が
設けられ、アドレスレジスタ（１１）に設定された同一
のアドレスによりプログラムメモリ（４）からインスト
ラクションレジスタ（７）に読出されたデータからパリ
ティエラーが何回出力されたかを計数し、この計数値が
所定値を超した（ Ｆｉ定値を超すと上記再試行カウン
タが、たとえば、オーバフローするように設計される）
場合は、 ＲＡＭの瞬時故障ではなくて永久故障である
と見做しマイクロコンピュータの運転を停止するようあ
らかじめ定められている。
設けられ、アドレスレジスタ（１１）に設定された同一
のアドレスによりプログラムメモリ（４）からインスト
ラクションレジスタ（７）に読出されたデータからパリ
ティエラーが何回出力されたかを計数し、この計数値が
所定値を超した（ Ｆｉ定値を超すと上記再試行カウン
タが、たとえば、オーバフローするように設計される）
場合は、 ＲＡＭの瞬時故障ではなくて永久故障である
と見做しマイクロコンピュータの運転を停止するようあ
らかじめ定められている。
第２図のステップは）では、パリティエラー７リツプフ
ロツプ（９）がセットされるたびに上記再試行カウンタ
の再試行カウント値に数値１を加え、ステップＱ１でア
ドレスレジスタα力の内容ヲアドレスバック“ｒツプレ
、ジスタ（６）に入力し、ステップ（イ）で、アドレス
バックアップレジスタ（２）のアドレスでバックアップ
メモリ（５）を読出し、その読出したデータをバス（３
）、Ｃ１）ｔ）（１）、バス（２）を経てプログラムメ
モリ（４） Ｋ ４）込み（ステップ（ハ））、そのと
きパリティエラーフリップフロップ（９）をリセットし
、次にステップ（ハ）で再試行カウント数が所定数を超
過しているか否かを判定し、判定結果がＮＯならステッ
プ（ハ）にうつｐ再試行を実施する。再試行ではアドレ
スレジスタαηの内容のアドレスでプログラムメモリ（
４）を読出してインストラクションレジスタ（７）Ｋ書
込みそのパリティチェックを行う。再びパリティエラー
フリップフロップ（９）がセットされると、第２図のス
テップ（イ）から再開する。またステップ（ハ）の判定
がＹＥＳであればステップ（ハ）に入シ運転停止を行う
。
ロツプ（９）がセットされるたびに上記再試行カウンタ
の再試行カウント値に数値１を加え、ステップＱ１でア
ドレスレジスタα力の内容ヲアドレスバック“ｒツプレ
、ジスタ（６）に入力し、ステップ（イ）で、アドレス
バックアップレジスタ（２）のアドレスでバックアップ
メモリ（５）を読出し、その読出したデータをバス（３
）、Ｃ１）ｔ）（１）、バス（２）を経てプログラムメ
モリ（４） Ｋ ４）込み（ステップ（ハ））、そのと
きパリティエラーフリップフロップ（９）をリセットし
、次にステップ（ハ）で再試行カウント数が所定数を超
過しているか否かを判定し、判定結果がＮＯならステッ
プ（ハ）にうつｐ再試行を実施する。再試行ではアドレ
スレジスタαηの内容のアドレスでプログラムメモリ（
４）を読出してインストラクションレジスタ（７）Ｋ書
込みそのパリティチェックを行う。再びパリティエラー
フリップフロップ（９）がセットされると、第２図のス
テップ（イ）から再開する。またステップ（ハ）の判定
がＹＥＳであればステップ（ハ）に入シ運転停止を行う
。
以上のように、この方式のデータ処理装置では、プログ
ラムメモリとして高速アクセスの可能なＲＡＭを使用し
、このＲＡＭの内容が電源断時に消滅するためその内容
を記憶しておく不揮発性のメモリとして設けたＥＰＲＯ
Ｍを、上記ＲＡＭの瞬時故障の場合のバックアップとし
て使用したので、ＲＡＭの故障として最も多いと言われ
ている瞬時故障に対しては、データ処理装置の運転をそ
のまま継続することができる。また、プログラムメモリ
ヲＲＡＭで構成しているため、プログラムの書き換えが
容易である。
ラムメモリとして高速アクセスの可能なＲＡＭを使用し
、このＲＡＭの内容が電源断時に消滅するためその内容
を記憶しておく不揮発性のメモリとして設けたＥＰＲＯ
Ｍを、上記ＲＡＭの瞬時故障の場合のバックアップとし
て使用したので、ＲＡＭの故障として最も多いと言われ
ている瞬時故障に対しては、データ処理装置の運転をそ
のまま継続することができる。また、プログラムメモリ
ヲＲＡＭで構成しているため、プログラムの書き換えが
容易である。
なお、上記実施例ではプログラムメモリのバックアップ
メモリとしてＥＰＲＯＭを使用したが、これは他の不揮
発性メモリ、すなわちＲＯＭ 、ディスク装置等であっ
てもよい。
メモリとしてＥＰＲＯＭを使用したが、これは他の不揮
発性メモリ、すなわちＲＯＭ 、ディスク装置等であっ
てもよい。
また、上記実施例ではプログラムメモリを構成するＲＡ
Ｍについて説明したが、プログラム以外の固定的なデー
タを記憶するＲＡＭについてもこの発明の方式を適用す
ることができる。
Ｍについて説明したが、プログラム以外の固定的なデー
タを記憶するＲＡＭについてもこの発明の方式を適用す
ることができる。
以上のようにこの発明によれば、プログラムメモリにＲ
ＡＭを使用し、そのバックアップメモリにＥＰＲＯＭを
使用したから、ＲＡＭの瞬時故障を修復することが可能
となり、装置の信頼性を大幅に向上することができた。
ＡＭを使用し、そのバックアップメモリにＥＰＲＯＭを
使用したから、ＲＡＭの瞬時故障を修復することが可能
となり、装置の信頼性を大幅に向上することができた。
第１図ｔまこの発明の一実施例を示すブロック図、第２
図は第１図の回路における異常処理のステップを示すフ
ローチャートである。 （１）・・・ＣＰＵ 、 （４１・・・プログラムメモ
リ（Ｒ后り 、 ＋５１・・・バックアップメモリ（Ｅ
ＰＲＯＭ） 、（７）・・・インストラクシ曹ンレジス
タ、（ｓ＞・・・パリティチェック回路、Ｉ９）・−・
パリティエラーフリップフロップ、（１０・・・異常処
理回路、α力・・・アドレスレジスタ、Ｃ２・・・アド
レスバックアップレジスタ。 代理人大岩増雄
図は第１図の回路における異常処理のステップを示すフ
ローチャートである。 （１）・・・ＣＰＵ 、 （４１・・・プログラムメモ
リ（Ｒ后り 、 ＋５１・・・バックアップメモリ（Ｅ
ＰＲＯＭ） 、（７）・・・インストラクシ曹ンレジス
タ、（ｓ＞・・・パリティチェック回路、Ｉ９）・−・
パリティエラーフリップフロップ、（１０・・・異常処
理回路、α力・・・アドレスレジスタ、Ｃ２・・・アド
レスバックアップレジスタ。 代理人大岩増雄
Claims (1)
- データ処理装置のプログラム又は（及び）固定的なデー
タを記憶するＲＡＭと、このＲＡＭの記憶内容と同一内
容を記憶する不揮発性メモリと、上記ＲＡＭから読出し
た内容にパリティエラーが検出されたとき再試行にうつ
シ、上記パリティエラーが検出された内容と同一のデー
タとして上記不揮発性メモリに格納されているデータを
上記ＲＡＭに書込んだ後、再び上記ＲＡＭを読出してパ
リティチェックを行う手段と、上記再試行の回数があら
かじめ定めた数値を超過したときは、上記ＲＡＭの永久
故障として必要な処理を実行する手段とを備えたデータ
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106062A JPS59231798A (ja) | 1983-06-14 | 1983-06-14 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106062A JPS59231798A (ja) | 1983-06-14 | 1983-06-14 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231798A true JPS59231798A (ja) | 1984-12-26 |
Family
ID=14424122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106062A Pending JPS59231798A (ja) | 1983-06-14 | 1983-06-14 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231798A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007025777A (ja) * | 2005-07-12 | 2007-02-01 | Oki Electric Ind Co Ltd | データ誤り検出・訂正方法及びデータ誤り検出・訂正機能付きメモリ装置 |
| JP2015036944A (ja) * | 2013-08-15 | 2015-02-23 | 富士ゼロックス株式会社 | 状態情報記録装置及びプログラム |
-
1983
- 1983-06-14 JP JP58106062A patent/JPS59231798A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007025777A (ja) * | 2005-07-12 | 2007-02-01 | Oki Electric Ind Co Ltd | データ誤り検出・訂正方法及びデータ誤り検出・訂正機能付きメモリ装置 |
| JP2015036944A (ja) * | 2013-08-15 | 2015-02-23 | 富士ゼロックス株式会社 | 状態情報記録装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135536A (ja) | チエツクポイント再試行機構 | |
| EP0762282B1 (en) | Atomic update of EDC protected data | |
| JPS59231798A (ja) | デ−タ処理装置 | |
| JP2010536112A (ja) | 中断された書込みの回復のためのデータ記憶方法、機器およびシステム | |
| US8190971B2 (en) | Data processing system and method for operating a data processing system | |
| JP2513060B2 (ja) | 故障回復型計算機 | |
| JPS6146864B2 (ja) | ||
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JP3160144B2 (ja) | キャッシュメモリ装置 | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 | |
| JPH05225077A (ja) | Ｅｃｃを保持したメモリ制御回路のハードエラー検出方式 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH02188835A (ja) | ファイル書き込みデータのチェック方式 | |
| JPH05324487A (ja) | メモリ制御システム | |
| JPS5862900A (ja) | メモリの単一ビツトエラ−処理方式 | |
| JPS60110047A (ja) | エラ−訂正方式 | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JP3340284B2 (ja) | 冗長システム | |
| JPS61101844A (ja) | 障害処理方式 | |
| JPS61160106A (ja) | シ−ケンス制御装置 | |
| JPS60222944A (ja) | メモリパリテイエラ−処理方式 | |
| JPH0529934B2 (ja) | ||
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPS61278953A (ja) | Ｒａｍのエラ−チエツク方法 |