JPS59229878A - Novel amorphous semiconductor element and manufacture thereof and device for manufacturing the same - Google Patents
Novel amorphous semiconductor element and manufacture thereof and device for manufacturing the sameInfo
- Publication number
- JPS59229878A JPS59229878A JP58104772A JP10477283A JPS59229878A JP S59229878 A JPS59229878 A JP S59229878A JP 58104772 A JP58104772 A JP 58104772A JP 10477283 A JP10477283 A JP 10477283A JP S59229878 A JPS59229878 A JP S59229878A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- manufacturing
- amorphous semiconductor
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、新規なアモルファス半導体素子に関する。更
に詳しくは、本発明は特に太陽電池として価値のある新
規なアモルファス半導体素子及びその製造方法並びにそ
れを製造するための装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a novel amorphous semiconductor device. More specifically, the present invention relates to a novel amorphous semiconductor element particularly valuable as a solar cell, a method for manufacturing the same, and an apparatus for manufacturing the same.
従来pin接合を有するアモルファス太陽電池は、単結
晶太陽電池と比較してその製造コストが極めて安価であ
ることから注目され、近年においては太陽電池の本命と
考えられている。Conventionally, amorphous solar cells having a pin junction have attracted attention because their production costs are extremely low compared to single-crystal solar cells, and in recent years they have been considered to be the favorite among solar cells.
この場合のpin接合は、p/i界面及びi/n界面の
接合状態が所謂階段状になっており、通常このような階
段状のpin接合を有する太陽電池は、主としてグロー
放電プラズマ分解法により製造されており、pJW%
1層及びnJEfはそれぞれバルブ、ガスカーテン或い
は作動排気等によって分離されている異なった製膜室で
順次製膜されていた。即ち、階段状のpin接合素子を
製造するためには、特にi層中に不純物を混入せしめな
いことが必要であると考えられてきた。In this case, the pin junction has a so-called stepped bonding state between the p/i interface and the i/n interface, and solar cells with such a stepped pin junction are usually produced mainly by glow discharge plasma decomposition method. manufactured, pJW%
The 1st layer and nJEf were sequentially formed in different film forming chambers separated by valves, gas curtains, actuated exhaust, etc. That is, in order to manufacture a stepped pin junction element, it has been thought that it is particularly necessary not to mix impurities into the i-layer.
しかしながら、従来の上記3室分離方式は、p。However, the conventional three-chamber separation system described above has p.
i及びnの各層を製膜する各室をバルブ等により縁切り
しているために、各室間の移動に時間を要し生産性に問
題があった。又、基板ホルダーが3室を移動していくた
めに、基板ホルダーに付着した膜からのドーパント元素
の再放出が起こり、この方法によって製造した接合素子
の品質にバラツキが生じるという欠点があった。Since each chamber in which the i and n layers are formed is separated by a valve or the like, it takes time to move between the chambers, which poses a problem in productivity. Furthermore, as the substrate holder moves through the three chambers, the dopant elements are re-released from the film attached to the substrate holder, resulting in variations in the quality of the bonding devices manufactured by this method.
本発明者等は、従来のかかる欠点をなくすべく鋭意研究
の結果、ドーパントの濃度を階段状に急激に変化せしめ
たpin接合を有しなくても、ドーパントの濃度を漸次
変化せしめることにより、p/i及びi/nそれぞれの
界面が明確に分離されることなく、ポテンシャルプロフ
ァイルが任意に制御され得るアモルファス半導体素子(
以下これを傾斜接合素子とする)を製造した場合にも、
得られた素子が太陽電池として十分に機能し得ることを
見いだし本発明に到達したものである。As a result of intensive research in order to eliminate such drawbacks of the conventional technology, the present inventors have discovered that the dopant concentration can be gradually changed without having a pin junction in which the dopant concentration is changed rapidly in a stepwise manner. An amorphous semiconductor device in which the potential profile can be arbitrarily controlled without the interfaces of /i and i/n being clearly separated (
Also when manufacturing a tilted junction element (hereinafter referred to as a tilted junction element),
The present invention was achieved by discovering that the obtained device can function satisfactorily as a solar cell.
従って本発明の第1の目′的は、容易に製造することの
出来るアモルファス半導体素子を提供することにある。Therefore, a first object of the present invention is to provide an amorphous semiconductor device that can be easily manufactured.
本発明の第2の目的は、接合というw4念のない新規な
傾斜接合アモルファス太陽電池を提供することにある。A second object of the present invention is to provide a novel graded junction amorphous solar cell without the concept of junction.
本発明の第3の目的は、傾斜接合素子を容易に製造する
ための方法を提供することにある。A third object of the present invention is to provide a method for easily manufacturing a sloped junction element.
更に本発明の第4の目的は、傾斜接合素子を製造するた
めの製造装置を提供することにある。Furthermore, a fourth object of the present invention is to provide a manufacturing apparatus for manufacturing a tilted junction element.
即ち本発明は、p層から1層へp型ドーパントの濃度が
単調に変化し、iiiからn層へn型ドウパントの濃度
が単調に変化している傾斜接合を有することを特徴とす
るアモルファス半導体素子及びそれを製造する方法並び
にそれを製造するための装置である。That is, the present invention provides an amorphous semiconductor characterized by having a graded junction in which the concentration of a p-type dopant monotonically changes from the p layer to the first layer, and the concentration of the n-type dopant monotonically changes from the iii layer to the n layer. An element, a method for manufacturing the same, and an apparatus for manufacturing the same.
本発明においてp層、n層及びi層とはそれぞれp型半
導体の層、n型半導体の層及びこれらの1mの間に位置
する電気抵抗の大きい半導体領域1層を意味し、所謂p
in接合という場合には、上記p領域とi領域及びi領
域とn領域の界面に明確なドーパントの濃度変化が存在
する接合状態を意味する。In the present invention, the p-layer, n-layer, and i-layer refer to a p-type semiconductor layer, an n-type semiconductor layer, and one layer of a semiconductor region with high electrical resistance located between 1m of these layers, so-called p-layer.
The term "in junction" refers to a junction state in which a clear change in dopant concentration exists at the interfaces between the p region and the i region and between the i region and the n region.
本発明の傾斜接合素子は、ドーパント元素の分布が連続
的に変化しており、所謂ステップ状の変化をしているの
ではないためにp/i及びi/nのそれぞれについて明
確な境界がなく、従って厳密な意味では従来の[pin
接合を有する半導体素子」の範晴には含まれない。In the graded junction element of the present invention, the distribution of dopant elements changes continuously and does not change in a so-called step-like manner, so there is no clear boundary for each of p/i and i/n. , therefore, in the strict sense, the conventional [pin
It is not included in the scope of "semiconductor devices having junctions".
本発明の傾斜接合素子を製造する原理は極めて容易であ
り、所謂グロー放電プラズマ分解法を用いて、製膜中の
ドーパントガスの濃度を時間と共に及び/又は位置的に
制御することにより製造することが出来る。The principle of manufacturing the graded junction element of the present invention is extremely simple, and it can be manufactured by controlling the concentration of dopant gas during film formation over time and/or position using the so-called glow discharge plasma decomposition method. I can do it.
本発明において、グロー放電プラズマ分解法とは、減圧
した反応室内に原料ガスと必要に応じ゛ζドーパントガ
スを存在せしめ、これに高周波放電、低周波放電或いは
直流放電によっ゛Cプラズマ状態を発生せしめ、反応室
内のガスを分解し基板上に半導体薄膜を形成せしめる方
法を意味する。In the present invention, the glow discharge plasma decomposition method means that a raw material gas and, if necessary, a dopant gas are present in a reduced pressure reaction chamber, and a plasma state is generated by high-frequency discharge, low-frequency discharge, or direct current discharge. This refers to a method of forming a semiconductor thin film on a substrate by decomposing gas in a reaction chamber.
反応室内のガス圧はガスの種類によっζも異なるが、本
発明においては、電極及び印加Jる電圧との関係で均一
な放電状態が得られれば、いかなる圧力範囲でもよい。The gas pressure in the reaction chamber varies depending on the type of gas, but in the present invention, any pressure range may be used as long as a uniform discharge state can be obtained in relation to the electrodes and the applied voltage.
本発明においては、このような圧力は0.01=lOT
orrであり、好ましくは0.05〜2Torrs更に
好ましくは0.3〜0.6Torrである。In the present invention, such pressure is 0.01=lOT
orr, preferably 0.05 to 2 Torrs, more preferably 0.3 to 0.6 Torr.
本発明で使用する原料ガスとしては、通常グロー放電プ
ラズマ分解法を用いて半導体を製造する場合に使用する
ことの出来るガスのいかなるものをも用いることが出来
るが、特に5inH2n+2で表されるシラン及び例え
ばSinXmH2n+2−m(Xはハロゲン原子を表す
)で表されるシラン誘導体並びに、これらの混合物が好
ましい。As the raw material gas used in the present invention, any gas that can be used when manufacturing semiconductors using the glow discharge plasma decomposition method can be used, but in particular, silane represented by 5inH2n+2 and For example, silane derivatives represented by SinXmH2n+2-m (X represents a halogen atom) and mixtures thereof are preferred.
又、反応室内には、希ガスや水素ガス等の膜質を整える
ためのガスを併用することも出来る。Further, a gas for adjusting the film quality, such as a rare gas or hydrogen gas, can also be used in the reaction chamber.
本発明で使用するドーパントガスは、p型半導体薄膜を
製造する場合には元素周期律表第■族の元素の気体化合
物であり、n型半導体薄膜を製造する場合には元素周期
律表第■族元素の気体化合物である。The dopant gas used in the present invention is a gaseous compound of an element from group ① of the periodic table of elements when producing a p-type semiconductor thin film, and a gaseous compound of an element from group ① of the periodic table of elements when producing an n-type semiconductor thin film. It is a gaseous compound of group elements.
これらのドーパントガスの中でも特に水素化合物が、放
電中の反応条件を一定にし作製された薄膜の性能を均一
にするのに適しており、好ましく用いることが出来る。Among these dopant gases, hydrogen compounds are particularly suitable for making the reaction conditions during discharge constant and the performance of the produced thin film uniform, and can be preferably used.
本発明において、半導体薄膜中のドーパントの濃度を連
続的に制御するためには、製膜室内のガス圧を放電可能
な圧力に維持しつつ新しいガスを供給する一方、!l膜
室内のガスを排気するフローシステムとする必要がある
。但しこのフローシステムは、必ずしも時間的に連続し
ている必要はなく、一定の時間間隔で反応室内のガスを
一定量だけ入れ換える場合をも含む概念である。In the present invention, in order to continuously control the concentration of the dopant in the semiconductor thin film, it is necessary to maintain the gas pressure in the film forming chamber at a dischargeable pressure while supplying new gas! It is necessary to use a flow system to exhaust the gas inside the membrane chamber. However, this flow system does not necessarily have to be continuous in time, and the concept also includes a case where a fixed amount of gas in the reaction chamber is replaced at fixed time intervals.
具体的には、第1に製膜室内のドーパントガスを上記の
方法により、その量及び種類を時間的に制御するか、第
2に製膜室の位置により、ドーパントガスの量及び種類
が異なるように制御し、この製膜室内を順次基板を移動
せしめ、半導体薄膜を形成せしめるという2つの方法が
ある。Specifically, firstly, the amount and type of dopant gas in the film forming chamber is controlled over time by the method described above, or secondly, the amount and type of dopant gas vary depending on the position of the film forming chamber. There are two methods of forming a semiconductor thin film by sequentially moving the substrates within the film forming chamber.
第1の方法の風体例としては、例えばドーパントガスを
完全に混合し、製膜室に均一にドーパントガスを存在せ
しめた後、l”−パントガスを元素周期律表第■族と第
■族のいずれか一方から他方に経時的に変化せしめる方
法を挙げることができる。このような第1の方法は、実
験室的に少量の半導体を製造する場合に通ずるが、大量
生産には適当ではない。As an example of the gaseous atmosphere of the first method, for example, after completely mixing the dopant gas and making the dopant gas exist uniformly in the film forming chamber, the l''-pant gas is There is a method of changing from one to the other over time.The first method is suitable for manufacturing a small amount of semiconductors in a laboratory, but is not suitable for mass production.
第2の方法は、連続的に半導体を製造することが出来る
ので、特に大量生産をする場合には好ましい方法である
。The second method allows semiconductors to be manufactured continuously, so it is a preferred method especially when mass production is performed.
次に本発明の傾斜接合素子を製造するための装置を図に
従って説明する。Next, an apparatus for manufacturing the inclined junction element of the present invention will be explained with reference to the drawings.
第1図は本発明の傾斜接合素子を製造するための装置の
1例である。FIG. 1 shows an example of an apparatus for manufacturing the inclined junction element of the present invention.
図中の1は*膜室であり、縁切りバルブ3を介して真空
予備室2に接続し°ζいる。6は製膜室内に設けられた
カソード電極であり、これは図の如く必要に応じて多数
に分割された複数のカソード電極とすることが出来る。1 in the figure is a *membrane chamber, which is connected to the vacuum preparatory chamber 2 via a border valve 3. Reference numeral 6 denotes a cathode electrode provided in the film forming chamber, and as shown in the figure, this can be divided into a plurality of cathode electrodes as required.
一方基板8を載置したアノード電極7は、i膜室内を移
動可能に配置されている。On the other hand, the anode electrode 7 on which the substrate 8 is mounted is movably arranged within the i-film chamber.
5は放電のための電源であり、これは例えば高周波発振
器である。11〜13はそれぞれガスボンベであり、例
えば11がp型半導体薄膜のためのドーパントガスボン
ベ、12がn型半導体薄膜のためのドーパントガスボン
ベであり13が1層のための原料ガスボンベである。5 is a power source for discharging, which is, for example, a high frequency oscillator. 11 to 13 are gas cylinders, for example, 11 is a dopant gas cylinder for a p-type semiconductor thin film, 12 is a dopant gas cylinder for an n-type semiconductor thin film, and 13 is a raw material gas cylinder for one layer.
本発明の装置を使用して本発明の傾斜接合素子を製造す
る具体的な方法は、例えば次のようなものである。A specific method for manufacturing the inclined junction element of the present invention using the apparatus of the present invention is, for example, as follows.
まず予備室内のアノード電極(7)の上に基板(8)を
載置し、予備室(2)を真空系(4)により真空にする
。次に、真空系(4)により真空とされた製膜室(1)
のガス供給口(9)の中、第1番目の供給口から、0.
2%のB2H5/SiH4を20SCCM(但しSCC
Mは標準状態において1分間に流れる気体の体積をcm
3@位で表したものである)の流速度で供給し、第2番
目〜第6番目の供給口からは3if(4を203CCM
の流速度で供給し、第7番目の供給口からは、0.4%
(7)PH3/S i H4をIO3CCMで供給し、
電源(5)を通してカソードとアノード間に電圧を印加
し放電を開始する。供給ガスは流量計及び例えばニード
ルバルブ等の微調整バルブを通して製膜室内に供給され
る一方、製膜室内のガスはガス排気口(lO)から排気
系を通して排気される。First, the substrate (8) is placed on the anode electrode (7) in the preliminary chamber, and the preliminary chamber (2) is evacuated by the vacuum system (4). Next, the film forming chamber (1) is evacuated by the vacuum system (4).
of the gas supply ports (9), from the first supply port.
2% B2H5/SiH4 at 20SCCM (however, SCC
M is the volume of gas flowing in 1 minute under standard conditions, cm
It is supplied at a flow rate of 3if (expressed in 203 CCM) from the second to sixth supply ports.
The flow rate is 0.4% from the 7th supply port.
(7) PH3/S i H4 is supplied with IO3CCM,
A voltage is applied between the cathode and the anode through the power source (5) to start discharging. The supply gas is supplied into the film forming chamber through a flow meter and a fine adjustment valve such as a needle valve, while the gas within the film forming chamber is exhausted from a gas exhaust port (lO) through an exhaust system.
次に縁切りバルブ(3)を開き、予備室内にセントした
基板を載置したアノード電極を製膜室内のA部分からE
部分迄移動せしめることにより、本発明の傾斜接合素子
が得られる。この具体例の場合に得られた半導体の光電
変換効率はAMI照射下で測定したところ7.3%であ
り、十分太陽電池として使用することが出来る。Next, open the edge cutting valve (3) and move the anode electrode with the substrate placed in the preparation chamber from part A in the film forming chamber to E.
By moving up to that portion, the inclined joining element of the present invention can be obtained. The photoelectric conversion efficiency of the semiconductor obtained in this specific example was 7.3% when measured under AMI irradiation, which is sufficient for use as a solar cell.
この場合アノード電極をベルトコンベヤー状に一定の間
隔でセットしておけば、連続的に半導体を製造すること
が出来る。In this case, if the anode electrodes are set at regular intervals like a belt conveyor, semiconductors can be manufactured continuously.
アノード電極を移動せしめず、A〜Eの各部分に基板を
載置したアノード電極を固定した場合には、A及びB部
分で得られた半導体はp型であり、D及びE部分で得ら
れた半導体はn型であり、A〜Eの各部で得られた股の
電気伝導度は、第3図に示す如(であった。この結果は
、基板をAからE迄移動せしめた場合には、得られた膜
中にドーパント元素が、第4図に示す如く連続的な濃度
傾斜を持って分布することを推定せしめるものである。If the anode electrode is not moved and the anode electrode with the substrate placed on each part A to E is fixed, the semiconductor obtained in parts A and B is p-type, and the semiconductor obtained in parts D and E is p-type. The semiconductor was n-type, and the electric conductivity of the crotch obtained at each part A to E was as shown in Figure 3.This result shows that when the substrate is moved from A to E, This allows us to estimate that the dopant elements are distributed in the obtained film with a continuous concentration gradient as shown in FIG.
本発明の装置に使用するアノード電極は、1枚の連続し
た電極でもよく、従って本発明で使用する基板は、例え
ば第2図に示すようなベルトコンベア方式によって移動
せしめることも出来る。The anode electrode used in the apparatus of the present invention may be a single continuous electrode, and therefore the substrate used in the present invention may be moved, for example, by a belt conveyor system as shown in FIG.
11膜室内のガスの量は、本発明の装置に設けられた種
々のバルブを調節するごとにより、任意に制御すること
が出来るが、更に制御を容易にするために、例えば第2
図に示す如く各ガス供給口の間に、上下するごとにより
ガスの流を制御し得る邪魔板を設けることも出来る。11 The amount of gas in the membrane chamber can be arbitrarily controlled by adjusting various valves provided in the apparatus of the present invention.
As shown in the figure, a baffle plate can be provided between each gas supply port to control the gas flow by moving it up and down.
本発明の半導体製造装置は、製膜室を初め、予備室、ガ
ス供給口の位置、大きさ及びその数、排気口の位置、大
きさ及びその数、邪魔板の位置、大きさ及びその数、バ
ルブ或いは排気系等、装置の大きさ及びそれを構成する
各部分等については、製造する半導体薄膜の大きさや移
動速度等に応じて最適なものを設計することが出来る。The semiconductor manufacturing apparatus of the present invention includes a film forming chamber, a preliminary chamber, the position, size and number of gas supply ports, the position, size and number of exhaust ports, and the position, size and number of baffle plates. The size of the device and its constituent parts, such as valves and exhaust systems, can be optimally designed depending on the size of the semiconductor thin film to be manufactured, the moving speed, etc.
本発明の半導体作製方法は、原料ガスやI−パントガス
の111mをするだけで半導体を製造することが出来る
ので極めて容易であり、縁切りバルブ等が不要であるの
で半導体作製のための致命的な操作ミスを起こす心配が
ない。又、装置自体の構造も単純化することが出来るの
で経済的でもある。The semiconductor manufacturing method of the present invention is extremely easy because semiconductors can be manufactured by just 111 m of raw material gas and I-punt gas, and there is no need for edge-cutting valves, which are critical operations for semiconductor manufacturing. There is no need to worry about making mistakes. Furthermore, the structure of the device itself can be simplified, making it economical.
このように簡便且つ経済的に製造した本発明の半導体は
光電変換効率も十分であり、その経済性から、特に太陽
電池として使用するのに適している。The semiconductor of the present invention manufactured simply and economically in this manner has sufficient photoelectric conversion efficiency, and is particularly suitable for use as a solar cell due to its economic efficiency.
第1図は、本発明の傾斜接合素子を製造する装置の概略
図の1例をボしたものである。図中符号1は!!映室、
2ば真空予備室、3は縁切りバルブ、4は真空系、5は
放電のための高周波発振姦、6はカソード°電極、7は
アノード電極、8は基板、9ばガス供給ノズル、10は
ガス排気口、1112ばそれぞれドーパントガスボンベ
、13は原料ガスボンへ、14は排気量を調節するため
のバルブを表す。
第2図は、M膜室の別の具体例であり、図中の符号6は
カソード電極、符号7′はベルト状のアノード電極、符
号8は基板、符号■5は上下に移動することの出来る邪
魔板である。
第3図は、第1図の装置を使用し、アノード電極をA、
BSC,D、Hの各位置に固定して製造した半導体の電
気伝導度と各位置の関係を示したグラフである。
第4図は、本発明の傾斜接合素子及び対応する素子中の
ドーパントガスそれぞれボロン及びリンの濃度分布を表
したものである。図中の符号2゜はステンレス基板、2
1はp層、22は1層、23はn層を表し、SIMS信
号とは2次イオン質量分析器による元素濃度であり、(
a、u、)は任意単位を表す。
特許出願人 東亜燃料工業株式会社
第 3 圀
イイL L
第4図FIG. 1 shows an example of a schematic diagram of an apparatus for manufacturing the inclined junction element of the present invention. The code 1 in the diagram is! ! movie room,
2 is a vacuum preliminary chamber, 3 is a cutting valve, 4 is a vacuum system, 5 is a high frequency oscillation device for discharge, 6 is a cathode electrode, 7 is an anode electrode, 8 is a substrate, 9 is a gas supply nozzle, 10 is a gas Exhaust ports 1112 and 1112 are respectively connected to dopant gas cylinders, 13 is connected to raw material gas cylinders, and 14 is a valve for adjusting the exhaust amount. Figure 2 shows another specific example of the M membrane chamber, in which reference numeral 6 is a cathode electrode, 7' is a belt-shaped anode electrode, 8 is a substrate, and 5 is a vertically movable electrode. It is a possible baffle board. Fig. 3 shows the use of the apparatus shown in Fig. 1, with the anode electrodes A,
It is a graph showing the relationship between the electrical conductivity of a semiconductor manufactured by fixing it at each position of BSC, D, and H and each position. FIG. 4 shows the concentration distributions of boron and phosphorus, respectively, as dopant gases in the graded junction element of the present invention and corresponding elements. The symbol 2° in the figure is a stainless steel substrate, 2
1 represents the p layer, 22 represents the 1st layer, and 23 represents the n layer, and the SIMS signal is the element concentration measured by the secondary ion mass spectrometer, (
a, u, ) represent arbitrary units. Patent Applicant Toa Fuel Industry Co., Ltd. No. 3 LL Figure 4
Claims (1)
し、i層からn層へn型ドーパントの濃度が単調に変化
することを特徴とするアモルファス半導体素子。 2)グロー放電プラズマ分解法を用いたアモルファス半
導体を製造する方法において、原料ガス中のドーパント
ガスの濃度を制御することにより、作製された半導体薄
膜中のドーパント元素の濃度を連続的に変化せしめるこ
とを特徴とする、p層、i層及びn層のそれぞれの界面
が傾斜接合となったアモルファス半導体素子の製造方法
。 3)グロー放電プラズマ分解法を用いたアモルファス半
導体の製造装置において、p層、1ffit及びn層を
製膜するための製膜室が共通の1室であり且つ、該1!
!膜室が製膜室の位置によってドーパントガスの濃度を
制御することが出来る製膜室であることを特徴とするア
モルファス半導体素子の製造装置。 4)製II!室に、ドーパントガスの濃度分布を連続的
に制御するための、l又は2以上の原料ガスの供給口及
びl又は2以上のガス排気口を設けたことを特徴とする
特許請求の範囲第3項に記載のアモルファス半導体素子
の製造装置。 5)ドーパントガスの濃度分布を制御するために、製膜
室内に1又は2以上の邪魔板を設けたことを特徴とする
特許請求の範囲第3項又は第4項に記載のアモルファス
半導体素子の製造装置。 6)製膜室内の邪魔板を、製膜室内のガスの流れに沿っ
て設けることを特徴とする特許請求の範囲第5項に記載
のアモルファス半導体素子の製造装置。[Scope of Claims] 1) An amorphous semiconductor device characterized in that the concentration of a p-type dopant changes monotonically from the p-layer to the i-layer, and the concentration of n-type dopant changes monotonically from the i-layer to the n-layer. 2) In a method of manufacturing an amorphous semiconductor using a glow discharge plasma decomposition method, by controlling the concentration of dopant gas in the source gas, the concentration of the dopant element in the manufactured semiconductor thin film is continuously changed. A method for manufacturing an amorphous semiconductor device in which each interface of a p-layer, an i-layer, and an n-layer is a tilted junction. 3) In an amorphous semiconductor manufacturing apparatus using a glow discharge plasma decomposition method, the film forming chamber for forming the p layer, 1ffit, and n layer is one common chamber, and the 1!
! An apparatus for manufacturing an amorphous semiconductor device, characterized in that the film chamber is a film forming chamber in which the concentration of dopant gas can be controlled depending on the position of the film forming chamber. 4) Made II! Claim 3, characterized in that the chamber is provided with one or more raw material gas supply ports and one or more gas exhaust ports for continuously controlling the concentration distribution of the dopant gas. An apparatus for manufacturing an amorphous semiconductor device according to item 1. 5) The amorphous semiconductor device according to claim 3 or 4, characterized in that one or more baffle plates are provided in the film forming chamber in order to control the concentration distribution of the dopant gas. Manufacturing equipment. 6) The amorphous semiconductor device manufacturing apparatus according to claim 5, wherein the baffle plate in the film forming chamber is provided along the flow of gas in the film forming chamber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58104772A JPS59229878A (en) | 1983-06-11 | 1983-06-11 | Novel amorphous semiconductor element and manufacture thereof and device for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58104772A JPS59229878A (en) | 1983-06-11 | 1983-06-11 | Novel amorphous semiconductor element and manufacture thereof and device for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59229878A true JPS59229878A (en) | 1984-12-24 |
Family
ID=14389765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58104772A Pending JPS59229878A (en) | 1983-06-11 | 1983-06-11 | Novel amorphous semiconductor element and manufacture thereof and device for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59229878A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692558A (en) * | 1983-05-11 | 1987-09-08 | Chronar Corporation | Counteraction of semiconductor impurity effects |
US4742012A (en) * | 1984-11-27 | 1988-05-03 | Toa Nenryo Kogyo K.K. | Method of making graded junction containing amorphous semiconductor device |
US5032884A (en) * | 1985-11-05 | 1991-07-16 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Semiconductor pin device with interlayer or dopant gradient |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56138970A (en) * | 1980-03-31 | 1981-10-29 | Agency Of Ind Science & Technol | Amorphous photoelectric converting element and manufacture thereof |
JPS57187972A (en) * | 1981-05-15 | 1982-11-18 | Agency Of Ind Science & Technol | Manufacture of solar cell |
JPS58106876A (en) * | 1981-12-19 | 1983-06-25 | Tokyo Denki Daigaku | Photoelectric conversion element |
-
1983
- 1983-06-11 JP JP58104772A patent/JPS59229878A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56138970A (en) * | 1980-03-31 | 1981-10-29 | Agency Of Ind Science & Technol | Amorphous photoelectric converting element and manufacture thereof |
JPS57187972A (en) * | 1981-05-15 | 1982-11-18 | Agency Of Ind Science & Technol | Manufacture of solar cell |
JPS58106876A (en) * | 1981-12-19 | 1983-06-25 | Tokyo Denki Daigaku | Photoelectric conversion element |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692558A (en) * | 1983-05-11 | 1987-09-08 | Chronar Corporation | Counteraction of semiconductor impurity effects |
US4742012A (en) * | 1984-11-27 | 1988-05-03 | Toa Nenryo Kogyo K.K. | Method of making graded junction containing amorphous semiconductor device |
US5032884A (en) * | 1985-11-05 | 1991-07-16 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Semiconductor pin device with interlayer or dopant gradient |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0076426B1 (en) | Multiple chamber deposition and isolation system and method | |
SE8301364L (en) | SET AND APPARATUS FOR PREPARING AMORFA PHOTOVOLIC CELLS | |
US4742012A (en) | Method of making graded junction containing amorphous semiconductor device | |
JPS59229878A (en) | Novel amorphous semiconductor element and manufacture thereof and device for manufacturing the same | |
CN101445955A (en) | Device for space-modulating atomic layer chemical vapour deposition epitaxial growth and method thereof | |
JP2577550B2 (en) | Impurity doping of III-V compound semiconductor single crystal thin films | |
EP0140130B1 (en) | Process and apparatus for preparing semiconductor layer | |
CA1236933A (en) | Amorphous semiconductor device and method and apparatus for producing the same | |
WO2012086242A1 (en) | Microcrystalline semiconductor thin film production process | |
JPS59213176A (en) | Method for manufacturing thin film solar cells | |
JPS58102569A (en) | Manufacture of amorphous silicon solar battery | |
JP2977686B2 (en) | Method for manufacturing photovoltaic device and apparatus for manufacturing the same | |
JPS61256625A (en) | Manufacture of thin film semiconductor element | |
JP2575397B2 (en) | Method for manufacturing photoelectric conversion element | |
Chopra et al. | Thin film deposition techniques | |
Rajeswaran et al. | Dual-chamber plasma deposition of A-Si: H solar cells at high rates using disilane | |
CN116876078A (en) | Inlet transition device for improving uniformity of gas source of silicon carbide epitaxial furnace | |
Vanier et al. | Improvements in the disilane plasma deposition of hydrogenated amorphous silicon solar cells | |
JPH05247655A (en) | Deposited film forming device | |
JP2728874B2 (en) | Semiconductor device manufacturing method | |
RU1807102C (en) | Device for production of chalcogenide films from vapor phase | |
JPH03161979A (en) | Formation of amorphous alloy semiconductor thin film | |
JPS6367718A (en) | Manufacture of semiconductor carbon film | |
JPH06275538A (en) | Formation of amorphous silicon alloy film | |
JPH0546093B2 (en) |