JPS59218759A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59218759A JPS59218759A JP58093702A JP9370283A JPS59218759A JP S59218759 A JPS59218759 A JP S59218759A JP 58093702 A JP58093702 A JP 58093702A JP 9370283 A JP9370283 A JP 9370283A JP S59218759 A JPS59218759 A JP S59218759A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- heat dissipation
- base plate
- dissipation base
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は樹ｌ旨封止型の半導体装置に関し、特に中大
電力用累子として好適な半導体装置に関するものである
。
電力用累子として好適な半導体装置に関するものである
。
樹脂封止型半導体装置に使用されるリードフレームは、
電気的伝導度、熱伝導度、耐熱性リードフレームの加工
性、リードの機械的強度等の点から銅または銅合金を素
材とする場合が多い。このような従来の銅系のリードフ
レームでは、キズ防止性、耐蝕性等の点から、通常その
表面にニッケルメッキ、ニッケル・リン合金メッキ、銀
メッキ等の表面メッキが施される。
電気的伝導度、熱伝導度、耐熱性リードフレームの加工
性、リードの機械的強度等の点から銅または銅合金を素
材とする場合が多い。このような従来の銅系のリードフ
レームでは、キズ防止性、耐蝕性等の点から、通常その
表面にニッケルメッキ、ニッケル・リン合金メッキ、銀
メッキ等の表面メッキが施される。
例えばＴＯ−１２６型の装置では、略板厚が０、５１１
Ｍの銅系素材からなる薄板を用い表面メッキとして例え
ばニッケルメッキを約２〜４μｍの厚みでその表面全体
に施し、マウント部およびボンディング部には部分的に
約１〜２μ扉の厚みの釧メッキを施す。そして、このよ
う外金属仮をプレス装置によｐ所定の形状にプレス加工
してリードフレームを得る。この後、リードフレームの
放熱台板上に例えばＡｕ−８ｉ（金−シリコン）共晶に
よシ半導体ペレットをグイボンディングし、半導体ペレ
ットの電極部とリードフレームの′ホ徐す−ド部とをワ
イヤボンディングする。続いて放熱台板の半導体ペレッ
トのマウントされない背面側が露出するような状態で例
えばエポキシ樹脂≠・の樹脂により上記半導体ペレット
を封止し、所定の樹脂封止部を形成した後、リードフレ
ームの不要な枠体或いは連結部を切υ落して委品が完成
する。
Ｍの銅系素材からなる薄板を用い表面メッキとして例え
ばニッケルメッキを約２〜４μｍの厚みでその表面全体
に施し、マウント部およびボンディング部には部分的に
約１〜２μ扉の厚みの釧メッキを施す。そして、このよ
う外金属仮をプレス装置によｐ所定の形状にプレス加工
してリードフレームを得る。この後、リードフレームの
放熱台板上に例えばＡｕ−８ｉ（金−シリコン）共晶に
よシ半導体ペレットをグイボンディングし、半導体ペレ
ットの電極部とリードフレームの′ホ徐す−ド部とをワ
イヤボンディングする。続いて放熱台板の半導体ペレッ
トのマウントされない背面側が露出するような状態で例
えばエポキシ樹脂≠・の樹脂により上記半導体ペレット
を封止し、所定の樹脂封止部を形成した後、リードフレ
ームの不要な枠体或いは連結部を切υ落して委品が完成
する。
ところで、上記のように、１・伺系素伺に２層もの表面
メッキ（上記例ではニッケルおよび鏝）が実施されたも
のでは、ペレットのマウント時或いはワイヤボンディン
グ時において高１品に加熱される際に、素材との密着性
が充分でない表面メッキ層が膨らむいわゆる加熱ふくれ
現象がしばしば生じる。このような加熱ふくれ現象のみ
られるリードフレームでは、半導体ペレットとリードフ
レーム間に間隙が生じ、製品のへ軸性や特性の劣化がみ
られる。例えは、このような加熱ふくれ現象を呈したリ
ードフレームにボンディングワイヤを用いてワイヤボン
ディングを行った場合、ボンディング部の接へ強団が１
斤下するため、著しい場合には菓子移動中に短靴する事
故を起こす。
メッキ（上記例ではニッケルおよび鏝）が実施されたも
のでは、ペレットのマウント時或いはワイヤボンディン
グ時において高１品に加熱される際に、素材との密着性
が充分でない表面メッキ層が膨らむいわゆる加熱ふくれ
現象がしばしば生じる。このような加熱ふくれ現象のみ
られるリードフレームでは、半導体ペレットとリードフ
レーム間に間隙が生じ、製品のへ軸性や特性の劣化がみ
られる。例えは、このような加熱ふくれ現象を呈したリ
ードフレームにボンディングワイヤを用いてワイヤボン
ディングを行った場合、ボンディング部の接へ強団が１
斤下するため、著しい場合には菓子移動中に短靴する事
故を起こす。
また、一般に表面メッキは、リードフレームに加工され
て使用される迄の保管状態、保管期間によシその表面が
酸化し、メッキの表面が不動態化する経時変化を生じる
。このような表面が不！１１１態化したメッキ胸な有す
るリードフレームに半導体ペレットを共晶マウントする
と、金−シリコンの共晶部に小さなボイド（果或いは泡
状空隙部）が形成されるため、熱抵抗が増大し、ペレッ
トで発生した熱が放熱台板に効果的に伝導せず、装置の
特性劣化を招く。
て使用される迄の保管状態、保管期間によシその表面が
酸化し、メッキの表面が不動態化する経時変化を生じる
。このような表面が不！１１１態化したメッキ胸な有す
るリードフレームに半導体ペレットを共晶マウントする
と、金−シリコンの共晶部に小さなボイド（果或いは泡
状空隙部）が形成されるため、熱抵抗が増大し、ペレッ
トで発生した熱が放熱台板に効果的に伝導せず、装置の
特性劣化を招く。
さらに、表面メッキ工程は、製品のコスト上昇を招き、
近年の激しい製品のコスト競争が行なわれている中では
好ましいものではない。
近年の激しい製品のコスト競争が行なわれている中では
好ましいものではない。
この発明は上記のような点に噛みなされたもので、製造
コストの低減されかつ製品の信頼性の向上された半導体
装置を提供しようとするものである。
コストの低減されかつ製品の信頼性の向上された半導体
装置を提供しようとするものである。
すなわちこの発明に係る半導体装置では、前述したよう
な諸問題のある金属。メッキをリードフレームに施さず
に、リードフレーム用金鵬板の放熱台板の一方の表面上
に半導体ペレットを配設し、リードフレームの電極リー
ド部の所定の部位と上記半導体ペレットとをボンディン
グワイヤ等で電気的接続し、上記放熱台板の半導体ペレ
ットの配設されない他方の表面上が１に出するように樹
脂封止部を形成し、この樹脂封止部から露出する放熱台
板の裏面に樹脂からなるコーテイング膜を被着したもの
である。
な諸問題のある金属。メッキをリードフレームに施さず
に、リードフレーム用金鵬板の放熱台板の一方の表面上
に半導体ペレットを配設し、リードフレームの電極リー
ド部の所定の部位と上記半導体ペレットとをボンディン
グワイヤ等で電気的接続し、上記放熱台板の半導体ペレ
ットの配設されない他方の表面上が１に出するように樹
脂封止部を形成し、この樹脂封止部から露出する放熱台
板の裏面に樹脂からなるコーテイング膜を被着したもの
である。
なお、現在ではボンディング性やマウント性等を劣化さ
せることなくペレットをメッキの施されていない金庫リ
ードフレームに取着する技術は確立されているが、樹脂
刺止部から露出した放熱板の耐蝕性、酬キズ性等の点か
らリードフレームにはメッキを施していた。しかしなが
ら本発明によるものでは放熱台板の裏面にコーテイング
膜が被着され、放熱板の耐帥性、耐キズ性等が散着され
る。
せることなくペレットをメッキの施されていない金庫リ
ードフレームに取着する技術は確立されているが、樹脂
刺止部から露出した放熱板の耐蝕性、酬キズ性等の点か
らリードフレームにはメッキを施していた。しかしなが
ら本発明によるものでは放熱台板の裏面にコーテイング
膜が被着され、放熱板の耐帥性、耐キズ性等が散着され
る。
以下図面を参照してこの発明の一実施例につき説明する
。
。
第１図において、例えば銅系素相からなる薄板をプレス
加工し雪積リード１２および素子基台と兼用の放熱台＃
Ｖ１３を冶するリードフレーム月を形成し、上記放熱台
板１３上に半導体ペレット１５を金−シリコン共晶によ
りマウントする。次に半導体ペレット１５の電極部とリ
ードフレーム１１の電極リード１２とをボンディングワ
イヤ１６によってボンディングする。
加工し雪積リード１２および素子基台と兼用の放熱台＃
Ｖ１３を冶するリードフレーム月を形成し、上記放熱台
板１３上に半導体ペレット１５を金−シリコン共晶によ
りマウントする。次に半導体ペレット１５の電極部とリ
ードフレーム１１の電極リード１２とをボンディングワ
イヤ１６によってボンディングする。
なお、ここで用いたリードフレームは、放熱台板Ｊ３の
形状がＱ、 ４ Ｘ １３． Ｑ ｕで電極リード１２
間の間隔が１．６５１ＶＩＩＯものである。
形状がＱ、 ４ Ｘ １３． Ｑ ｕで電極リード１２
間の間隔が１．６５１ＶＩＩＯものである。
次いで上記リードフレーム１１をエポキシ樹脂を用いて
便［賄モールドし、第２図に示すように放熱台板１３の
背面が露出した樹脂封止部１７を形成する。なお、第２
図は第１図のリードフレーム、ＵをＳｉくした状、つで
みたものである。
便［賄モールドし、第２図に示すように放熱台板１３の
背面が露出した樹脂封止部１７を形成する。なお、第２
図は第１図のリードフレーム、ＵをＳｉくした状、つで
みたものである。
第３図は、上記第２図の装置のＡ −Ａ’線に沿った断
面図であり、図の１８で示す貫通孔は、外付けの放熱ｆ
ｉ’ｅを取シ付けるための取り付は孔である。
面図であり、図の１８で示す貫通孔は、外付けの放熱ｆ
ｉ’ｅを取シ付けるための取り付は孔である。
続いて上記（Ｖ１脂封止部１７から露出した放熱台板１
３０表面に付沿したエポキシ樹脂中に含まれているワッ
クスのしみ出しやゴミを例えばアセトン、トリクレン等
で除去し、例えばゴムローラ等を用いて放熱台板１３の
露出面にコーティング炸１を薄く延ばし、硬化させ、コ
ーティングＩｌ！１１９を形成する。上記コーティング
剤は、耐絶縁性、耐溶剤性、放熱台板１３との密着性お
よび良、＃的強度の充分あるものを選定する必要があり
、エポキシアクリレートを主成分とした紫外線１ＩＩＩ
化型インク或いは熱硬化型インクなどが実用的である。
３０表面に付沿したエポキシ樹脂中に含まれているワッ
クスのしみ出しやゴミを例えばアセトン、トリクレン等
で除去し、例えばゴムローラ等を用いて放熱台板１３の
露出面にコーティング炸１を薄く延ばし、硬化させ、コ
ーティングＩｌ！１１９を形成する。上記コーティング
剤は、耐絶縁性、耐溶剤性、放熱台板１３との密着性お
よび良、＃的強度の充分あるものを選定する必要があり
、エポキシアクリレートを主成分とした紫外線１ＩＩＩ
化型インク或いは熱硬化型インクなどが実用的である。
本実施例では紫外糾映化型インクとしてアサヒ化学仙究
所製の商品名ＵＶＲ−８０００、熱硬化型インクとして
アサヒイヒ学研究所製の商品名ＰＲ−１２０を用いた。
所製の商品名ＵＶＲ−８０００、熱硬化型インクとして
アサヒイヒ学研究所製の商品名ＰＲ−１２０を用いた。
また、インクの硬化は、紫外線硬化型インクの場合、ラ
ンプ出力が出力１．６０ Ｗ／ｉｕ、の紫外ｈ’ ｋ
ｈ’Ａを用い放熱台板１３との距離が約１０薗となるよ
うに紫外線装置を設置し、１０〜２０８！ｒｄＪ紫外線
を照射して硬化させ、熱硬化型インクの娑１合には、１
００〜１２０℃のオープン中に２０〜３０分半導体装置
を股いし硬化させた。
ンプ出力が出力１．６０ Ｗ／ｉｕ、の紫外ｈ’ ｋ
ｈ’Ａを用い放熱台板１３との距離が約１０薗となるよ
うに紫外線装置を設置し、１０〜２０８！ｒｄＪ紫外線
を照射して硬化させ、熱硬化型インクの娑１合には、１
００〜１２０℃のオープン中に２０〜３０分半導体装置
を股いし硬化させた。
またこれらのインクの塗布淳け、乾燥（硬化）後のイン
クの膜厚が５〜１５μｍになるようにした。これは、イ
ンクの膜厚が５μｍよ！＋ 麟い場合には塗膜にピンホ
ールが発生しゃ才く耐蝕性が十分に得られず、加えてす
シキズ等により下地の金即３面が容易に露出してしまう
危険性があり、逆にインクの膜厚が１５μｍよシも厚い
場合には放熱台板１３の熱抵抗が筒〈なシ、例えば放熱
台板１３をアルミニウムのシャーシに取り付は実装試験
をした場合半導体菓子の発熱によｌ）素子の破壊に至る
危険性を生じるためである。
クの膜厚が５〜１５μｍになるようにした。これは、イ
ンクの膜厚が５μｍよ！＋ 麟い場合には塗膜にピンホ
ールが発生しゃ才く耐蝕性が十分に得られず、加えてす
シキズ等により下地の金即３面が容易に露出してしまう
危険性があり、逆にインクの膜厚が１５μｍよシも厚い
場合には放熱台板１３の熱抵抗が筒〈なシ、例えば放熱
台板１３をアルミニウムのシャーシに取り付は実装試験
をした場合半導体菓子の発熱によｌ）素子の破壊に至る
危険性を生じるためである。
次に本実施例における半導体装置のコーテイング膜１９
の強制ｉｉ験結果を表１に示す。結果の欄において○印
はコーテイング膜１９のはがれやクラック争の損［ν１
がないことを意味する。
の強制ｉｉ験結果を表１に示す。結果の欄において○印
はコーテイング膜１９のはがれやクラック争の損［ν１
がないことを意味する。
表 １
この表に示すように上記主施例の装置におけるコーテイ
ング膜は十分な縮絨的強度、耐溶剤性、放熱台板との密
着性、耐熱性を有しているものである。
ング膜は十分な縮絨的強度、耐溶剤性、放熱台板との密
着性、耐熱性を有しているものである。
表２はそれぞれ耐酸化性を調べた試験軸架である。試験
項目Ａは、半導体装置を８０℃、湿間９０％の雰囲気中
に設置し、設置時間と加熱合板表面の酸化の進行度を調
べたもので、試験項目Ｂは半導体装置を１５０℃の高温
槽中に設置した場合の酸化の進行度を脚べたものである
。
項目Ａは、半導体装置を８０℃、湿間９０％の雰囲気中
に設置し、設置時間と加熱合板表面の酸化の進行度を調
べたもので、試験項目Ｂは半導体装置を１５０℃の高温
槽中に設置した場合の酸化の進行度を脚べたものである
。
試験は、本実施例装置■、放熱台板にメッキが施された
従来装置■、放熱台機に樹脂コーティングおよび金１亀
メッキのいずれも施されていない装置■の３種を対策に
行った。なお表において○は酸化が初期と変化のない場
合、△は酸化程度が小ないし中程度、×は酸化が著しく
みられた場合をそれぞれ示す。
従来装置■、放熱台機に樹脂コーティングおよび金１亀
メッキのいずれも施されていない装置■の３種を対策に
行った。なお表において○は酸化が初期と変化のない場
合、△は酸化程度が小ないし中程度、×は酸化が著しく
みられた場合をそれぞれ示す。
表 ２
この表から明らかなように放熱台板の金１ｍ向が露出し
た■は勿論のこと従来の金属メッキ力乏−施された装置
のに比べても本実施例のｍ ＋＋ｈコーティングの施さ
れた装置■の方がけるかに酬＝ｓ化性が優れているとい
える。
た■は勿論のこと従来の金属メッキ力乏−施された装置
のに比べても本実施例のｍ ＋＋ｈコーティングの施さ
れた装置■の方がけるかに酬＝ｓ化性が優れているとい
える。
第４図に示すものは、６個の半導体装置について温度３
５℃の檜に入れ濃度５％の塩水を１１（Ａ霧する試験を
行った結果である、Ｃに７Ｊｅすものは樹脂コーティン
グおよび金属メッキのいずれも加ｉされていない装置、
Ｄは４ｉ＋ １１旨コーテイングの施された本実施例装
置それぞれにおける鞘発生がみられた装置の数を示して
いる。なお、このグラフには示していないが、従来の金
属メッキの施された装置では試験時間４８時間で６個の
試料中５個程度に錆が発生した。ここに示すように、コ
ーティングの施されない装置では試験時間Ｔの増加とと
もに錆の発生した不良装置の数Ｎが増加するが、樹脂コ
ーティングの施された本実施例の装置では、下風装−の
発生がみもれず、従来のメッキを施した装置に比べても
放熱台板の保護性、信頼性が大幅に改善されたことが明
らかになった。
５℃の檜に入れ濃度５％の塩水を１１（Ａ霧する試験を
行った結果である、Ｃに７Ｊｅすものは樹脂コーティン
グおよび金属メッキのいずれも加ｉされていない装置、
Ｄは４ｉ＋ １１旨コーテイングの施された本実施例装
置それぞれにおける鞘発生がみられた装置の数を示して
いる。なお、このグラフには示していないが、従来の金
属メッキの施された装置では試験時間４８時間で６個の
試料中５個程度に錆が発生した。ここに示すように、コ
ーティングの施されない装置では試験時間Ｔの増加とと
もに錆の発生した不良装置の数Ｎが増加するが、樹脂コ
ーティングの施された本実施例の装置では、下風装−の
発生がみもれず、従来のメッキを施した装置に比べても
放熱台板の保護性、信頼性が大幅に改善されたことが明
らかになった。
これらのｉａ験結果から明らかなように、樹１指封止型
半導体装置から露出した金属放熱台板に樹脂コーティン
グすることによシ、信頼性の高い半導体装置を得ること
ができる。さらに、この半導体装置ではリードフレーム
へのメッキ工程が不要で、コーテイング膜の形成工程が
非常に簡便であるため、大幅な製造コストの低減を図る
ことができるものである。
半導体装置から露出した金属放熱台板に樹脂コーティン
グすることによシ、信頼性の高い半導体装置を得ること
ができる。さらに、この半導体装置ではリードフレーム
へのメッキ工程が不要で、コーテイング膜の形成工程が
非常に簡便であるため、大幅な製造コストの低減を図る
ことができるものである。
尚、上記実施例ではリードフレーム材が銅系全屈からな
る場合につき述べたが、これは鉄・アルミニウム・コパ
ール（Ｆｅ−２９、Ｎｉ −１７Ｃｏ）合金や、鉄・ニ
ッケル合金（Ｆｅ Ｎｉ ４２）等の他のリードフレ
ーム材が用いられた半導体装置にも適用可能であシ、装
置のパッケージの形状もＴＯ−１２６型のものに限らず
、樹脂封止パッケージに放熱台板等の金属面の露出する
ものであれば他の型のものにも適用可能である。
る場合につき述べたが、これは鉄・アルミニウム・コパ
ール（Ｆｅ−２９、Ｎｉ −１７Ｃｏ）合金や、鉄・ニ
ッケル合金（Ｆｅ Ｎｉ ４２）等の他のリードフレ
ーム材が用いられた半導体装置にも適用可能であシ、装
置のパッケージの形状もＴＯ−１２６型のものに限らず
、樹脂封止パッケージに放熱台板等の金属面の露出する
ものであれば他の型のものにも適用可能である。
以上のようにこの発明によれば、製造コストの低減でき
、信頼性の優れた半導体装置を提供することができろう
、信頼性の優れた半導体装置を提供することができろう
第１図および第２図はこの発明の一実施例に係る半導体
装置゛の構造を製造過程類に示す斜視図、第３図は第２
図に示す装置の…「面図、第４図はこの発明の一実施例
に係る半導体装置の塩水噴霧試験の結果を示すグラフで
ある。 １１・・・リードフレーム、１２・・・電極リード、１
３・・・放熱台板、１５・・・半導体ペレット、１６・
・・ボンディングワイヤ、１７・・・欄脂到止部、１９
・・・コーテイング膜。 出願人代理人 弁理士 鈴 江 武 彦−ヤに図
１，３ 矛３ｔ＝’＋ 矛４図 ■（財）ＦＪ′ｌ）
装置゛の構造を製造過程類に示す斜視図、第３図は第２
図に示す装置の…「面図、第４図はこの発明の一実施例
に係る半導体装置の塩水噴霧試験の結果を示すグラフで
ある。 １１・・・リードフレーム、１２・・・電極リード、１
３・・・放熱台板、１５・・・半導体ペレット、１６・
・・ボンディングワイヤ、１７・・・欄脂到止部、１９
・・・コーテイング膜。 出願人代理人 弁理士 鈴 江 武 彦−ヤに図
１，３ 矛３ｔ＝’＋ 矛４図 ■（財）ＦＪ′ｌ）
Claims (3)
- （１）半導体ペレットと、一方の表面にこの半導体ペレ
ットがマウントされた放熱台板と、上記半導体ペレット
の所定の部位と電気的に接続された市′椅リードと、上
記放熱台板の他方の表面か露出するように上記半導体ペ
レットを樹脂刺止する樹脂封止部と、上記放熱台板の他
方の表面に被着された拉・［脂製コーティング膜とを具
匍自することを特徴とする半導体装置。 - （２） 上記コーテイング膜の素材が紫外線硬化性樹
脂膜であることを特徴とする特許請求の範囲第１項記載
の半導体装置。 - （３）上記コーテイング膜の素材が熱硬化性樹脂膜であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装Ｗ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093702A JPS59218759A (ja) | 1983-05-27 | 1983-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093702A JPS59218759A (ja) | 1983-05-27 | 1983-05-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59218759A true JPS59218759A (ja) | 1984-12-10 |
| JPH0151059B2 JPH0151059B2 (ja) | 1989-11-01 |
Family
ID=14089731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58093702A Granted JPS59218759A (ja) | 1983-05-27 | 1983-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886400A (en) * | 1995-08-31 | 1999-03-23 | Motorola, Inc. | Semiconductor device having an insulating layer and method for making |
| US6903457B2 (en) * | 2002-11-13 | 2005-06-07 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116161U (ja) * | 1976-02-27 | 1977-09-03 | ||
| JPS5753947A (en) * | 1980-09-17 | 1982-03-31 | Hitachi Ltd | Transistor and electronic device containing it |
-
1983
- 1983-05-27 JP JP58093702A patent/JPS59218759A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116161U (ja) * | 1976-02-27 | 1977-09-03 | ||
| JPS5753947A (en) * | 1980-09-17 | 1982-03-31 | Hitachi Ltd | Transistor and electronic device containing it |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886400A (en) * | 1995-08-31 | 1999-03-23 | Motorola, Inc. | Semiconductor device having an insulating layer and method for making |
| US6903457B2 (en) * | 2002-11-13 | 2005-06-07 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| DE10331335B4 (de) * | 2002-11-13 | 2008-10-16 | Mitsubishi Denki K.K. | Leistungs-Halbleitervorrichtung |
| DE10331335C5 (de) * | 2002-11-13 | 2014-11-20 | Mitsubishi Denki K.K. | Leistungs-Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0151059B2 (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980081310A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| JPH08501414A (ja) | アルミニウム製放熱体を備えたプラスチック製半導体パッケージ | |
| JPS59109356A (ja) | 気密性の良好な密封ケ−シング、及びその製造方法 | |
| JPH01299884A (ja) | ダイボンディング接着テープ | |
| US7329944B2 (en) | Leadframe for semiconductor device | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| US20020136872A1 (en) | Lead frame laminate and method for manufacturing semiconductor parts | |
| JP2015149370A (ja) | 半導体装置及びその製造方法 | |
| JP3207286B2 (ja) | 樹脂封止型半導体装置 | |
| JP5642312B1 (ja) | 半導体装置及びその製造方法 | |
| JPS59218759A (ja) | 半導体装置 | |
| CN100383941C (zh) | 用于增强半导体器件模塑料的粘着的涂覆 | |
| JP4591362B2 (ja) | 電子装置の製造方法 | |
| JPH0445985B2 (ja) | ||
| JPS60102750A (ja) | 半導体素子固定用導電性接着フイルム | |
| JP3186408B2 (ja) | 多層リードフレーム及びその製造方法 | |
| JPS634945B2 (ja) | ||
| JPS603131A (ja) | 半導体素子固定用接着フイルム | |
| JPH0239443A (ja) | 半導体装置 | |
| JPH09283688A (ja) | 銅被覆リードフレーム材 | |
| JPS60102751A (ja) | 半導体素子固定用接着フイルム | |
| JPS59208759A (ja) | 半導体装置 | |
| JPH0722559A (ja) | リードフレーム | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| GB2295722A (en) | Packaging integrated circuits |