[go: up one dir, main page]

JPS59208603A - Method for controlling schedule operation - Google Patents

Method for controlling schedule operation

Info

Publication number
JPS59208603A
JPS59208603A JP8270383A JP8270383A JPS59208603A JP S59208603 A JPS59208603 A JP S59208603A JP 8270383 A JP8270383 A JP 8270383A JP 8270383 A JP8270383 A JP 8270383A JP S59208603 A JPS59208603 A JP S59208603A
Authority
JP
Japan
Prior art keywords
schedule
time
registration
pattern
registered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8270383A
Other languages
Japanese (ja)
Inventor
Kunitaka Katayama
片山 久仁隆
Tokio Maehara
前原 時夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8270383A priority Critical patent/JPS59208603A/en
Publication of JPS59208603A publication Critical patent/JPS59208603A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423Input/output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)

Abstract

PURPOSE:To make the correction of registered contents of a schedule pattern easy and to execute operation control with limited storage capacity by using a time series schedule registering table enabled to control apparatuses to be controlled in each bit every ON/OFF control time. CONSTITUTION:A microcomputer 3-1 having a CPU3-2 is connected to plural apparatuses 3-3 to be controlled in a schedule operation control system to control the respective apparatuses 3-3 by the CPU3-2. ON/OFF time tables 5-2, apparatus registration tables 5-3 and schedule registration tables 5-4 for registering plural schedules are formed in a schedule registration table 5-1 to be used for the system. The control schedule of each apparatus 3-3 is registered in the table 5-1 in each bit every ON/OFF control time, so that the contents of the registered schedule pattern is easily corrected and the operation is controlled with the limited storage capacity.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はスケジュール運転制御方法に係り、特に制?a
1装置の各被制御機器のスケジュール運転制御を行うと
きのスケジュール登録テーブルへの各被制御機器のスケ
ジュールパターンの登録およびスケジュールパターン変
更時のその修正の操作を容易にすることができ、しかも
、計算機記憶容量の割当て容量を少なくするのに好適な
スケジュール運転制御方法に関するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a scheduled operation control method, and particularly to a method for controlling scheduled operation. a
When performing schedule operation control of each controlled device in one device, it is possible to easily register the schedule pattern of each controlled device in the schedule registration table and to modify it when changing the schedule pattern. The present invention relates to a schedule operation control method suitable for reducing allocated storage capacity.

〔発明の背景〕[Background of the invention]

1日の機器のオン、オフのスケジュールパターンを第1
図に、従来のスケジュール登録テーブルの1フオーマツ
トを第2図に示す。
The first step is to determine the daily device on/off schedule pattern.
FIG. 2 shows one format of a conventional schedule registration table.

従来の方式では、同時刻帯にオン、オフさせたい機器を
1つのグループにまとめ、第1図に示すように、1日の
スケジュールパターン1−1を作成する。この1つのグ
ループに対するスケジュールパターン1−1のうちの1
つの山1−2は、第2図のスケジュール登録テーブル2
−1の1スケジユール登録ブロツク272に割当て、同
様にして残りの山についても各スケジュール登録ブロッ
クに割当て、さらにすべてのグループについて割当てを
行うようにしている。
In the conventional method, devices that are to be turned on and off at the same time are grouped into one group, and a daily schedule pattern 1-1 is created as shown in FIG. One of schedule patterns 1-1 for this one group
The mountain 1-2 is the schedule registration table 2 in Figure 2.
-1 to one schedule registration block 272, and in the same way, the remaining mountains are allocated to each schedule registration block, and furthermore, all the groups are allocated.

スケジュール登録ブロック2−2内の各登録項目とスケ
ジュールパターンの1つの山1−2との対応は次の通シ
である。
The correspondence between each registration item in the schedule registration block 2-2 and one mountain 1-2 of the schedule pattern is as follows.

機器をオンする時刻1−2−1をスケジュール登録ブロ
ック2−2のON時刻登録テーブル2−3に、オフする
時刻1−2−2をOF”F時刻登録テーブル2−4に設
定する。次にリンクするスケジュールブロックのアドレ
ス2−5には、あらかじめ決定しておいたスケジュール
パターンにしたがうように、次の山のオン、オフ時刻を
設定しであるスケジュール登録ブロックのアドレスを設
定する。
Set the time 1-2-1 to turn on the device in the ON time registration table 2-3 of the schedule registration block 2-2, and set the time 1-2-2 to turn off the device in the OF"F time registration table 2-4.Next The address 2-5 of the schedule block linked to is set with the address of a schedule registration block that sets the on and off times of the next peak so as to follow a predetermined schedule pattern.

このようにしてすべてのスケジュールパターンをスケジ
ュール登録テーブル2−1に設定する。
In this way, all schedule patterns are set in the schedule registration table 2-1.

従来の方式は、以上のようなスケジュール登録方法をと
っていたため、スケジュール登録方法が非常に面倒であ
り、また、1つのスケジュールパターンを修正する際に
テーブルの追加や必要なアドレスの修正を1つずつ行わ
なければならないという欠点があった。また、バイト単
位で機器の制御を行うが、テーブルの追加が必要な場合
は、1機器、1山について6バイトが必要であり、計算
記憶容量の増加を招くという欠点もあった。
The conventional method used the schedule registration method described above, which was extremely troublesome, and when modifying one schedule pattern, it was necessary to add a table and modify the necessary addresses in one go. The drawback was that it had to be done one by one. Furthermore, although devices are controlled in byte units, if a table needs to be added, 6 bytes are required for each device and each table, resulting in an increase in calculation storage capacity.

〔発明の目的〕[Purpose of the invention]

本発明は上記に鑑みてなされたもので、その目的とする
ところは、制御装置の複数の被制御機器のスケジュール
パタンのスケジュール登録テーブルへの登録およびスケ
ジュールバタン変更時の登録内容の修正を容易に行え、
さらに、限られた計算記憶容量でスケジュール運転制御
を行うことができるスケジュール運転制御方法を提供す
ることにある。
The present invention has been made in view of the above, and its purpose is to easily register the schedule patterns of a plurality of controlled devices of a control device in a schedule registration table and to modify the registered contents when changing the schedule pattern. Go,
Another object of the present invention is to provide a scheduled operation control method that can perform scheduled operation control with limited calculation storage capacity.

〔発明の概要〕[Summary of the invention]

本発明の性徴は、スケジュール登録テーブルをオン、オ
フ時刻テーブルと機器登録テーブルとからなる複数のス
ケジュール登録ブロックに分割しておき、上記各オン、
オフ時刻テーブルには各スケジュールパターンのオン、
オフ時刻を時系列ニ設定し、上記各機器登録テーブルに
はそれぞれ対応する時刻における各被制御機器の動作状
態をその機器とともにビット単位で登録するようにした
点にある。
The sexual characteristics of the present invention are that the schedule registration table is divided into a plurality of schedule registration blocks each consisting of an on/off time table and a device registration table, and
The off time table shows the on and off times for each schedule pattern.
The off-time is set in chronological order, and the operating state of each controlled device at the corresponding time is registered in bit units together with the device in the device registration table.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の方法の一実施例を第3図〜第8図を用いて
詳細に説明する。
An embodiment of the method of the present invention will be described in detail below with reference to FIGS. 3 to 8.

第3図は本発明と係る方法を適用する制御装置の全体構
成図であり、制f111装置3−1内のCPU(または
MPU)3−2で各被制御機器3−3を制御するように
しである。
FIG. 3 is an overall configuration diagram of a control device to which the method according to the present invention is applied, in which a CPU (or MPU) 3-2 in a control f111 device 3-1 controls each controlled device 3-3. It is.

第4図は1日の被制御機器のオン、オフのスケジュール
パターンの一例を示す図で、第5図はそれを登録するス
ケジュール登録テーブルの構成を示す図である。
FIG. 4 is a diagram showing an example of a daily schedule pattern for turning on and off controlled devices, and FIG. 5 is a diagram showing the structure of a schedule registration table in which the pattern is registered.

まず、第5図に示すように、スケジュール登録テーブル
5−1をON、OFF時刻テーブル5−2と機器登録テ
ーブル5−3とからなる複数のスケジュール’4971
ブロック5−4に分割しておく。
First, as shown in FIG. 5, a plurality of schedules '4971' consisting of an ON/OFF time table 5-2 and a device registration table 5-3 is set in the schedule registration table 5-1.
It is divided into blocks 5-4.

そして、第4図に示すスケジュールパターン4−1のよ
うに、すべての被制御機器3−3に対してのオン、オフ
のスケジュールパターンを作成し、。
Then, create an on/off schedule pattern for all controlled devices 3-3, such as a schedule pattern 4-1 shown in FIG.

オン、オフに関係する時刻をスケジュールパターンに関
係なくすべて時系列的に選び出し、第5図に示すように
、各スケジュール登録ブロック5−4のON、OFF時
刻テーブル5−2に同様の時系列で時刻を設定する。
All the times related to ON and OFF are selected in chronological order regardless of the schedule pattern, and as shown in FIG. Set the time.

このとき、それぞれのスケジュール登録ブロック5−4
の機器登録テーブル5−3にそのブロックのON、OF
F’時刻テーブル5−2に設定された時刻におけるすべ
ての被制御機器3−3の動作状態をその機器とともにビ
ット単位で登録する。
At this time, each schedule registration block 5-4
The device registration table 5-3 indicates whether the block is ON or OFF.
The operating states of all controlled devices 3-3 at the time set in the F' time table 5-2 are registered in bits together with the devices.

ただし、動作状態の登録は、例えば、オン状態がビット
″′1”、オフ状態がビット″′0″のように、あらか
じめビット61”、′0”がオン、オフのどちらの状態
を表わすかを決めておいてビット単位で登録する。また
、各被制御機器3−3に対応するビットもあらかじめ決
めておく。
However, when registering the operating state, for example, bit 61", '0' indicates whether the state is on or off, such as bit "'1" for on state and bit "'0" for off state. is determined and registered in bit units. Furthermore, bits corresponding to each controlled device 3-3 are also determined in advance.

このように、登録されたスケジュール登録ブロック5−
4複数個によってスケジュール登録テーブル5−1を構
成する。
In this way, the registered schedule registration block 5-
4 constitutes the schedule registration table 5-1.

以上のように、各オン、オフ時刻毎のスケジュ−ル登録
ブロック5−4にビット単位で各機器の動作状態を設定
して制御を行うようにすれば、スケジュール登録テーブ
ル5−1への登録およびその修正操作が容易になる。例
えば、ある被制御機器3−3に対するスフジュールパタ
ーン修正を行う場合、すなわち、第6図に示すように、
スケジュールパターン6−1を6−2に変更する場合、
従来のスケジュール運転制御においては、その修正手順
が第7図に示すフローチャートのようになり、これに対
して、本発明の方法のように、第5図に示すように登録
したときは、その修正手順が第8図に示すフローチャー
トのように藺単になる。
As described above, if the operating status of each device is set and controlled in bits in the schedule registration block 5-4 for each on and off time, the registration in the schedule registration table 5-1 is controlled. and its modification operations become easier. For example, when modifying the standard pattern for a certain controlled device 3-3, as shown in FIG.
When changing schedule pattern 6-1 to 6-2,
In conventional schedule operation control, the correction procedure is as shown in the flowchart shown in FIG. 7, whereas in the method of the present invention, when registration is performed as shown in FIG. The procedure becomes simple as shown in the flowchart shown in FIG.

第7図においては、ステップ10である機器に対する修
正された新しいスケジュールパターンと同じパターンを
もつグループがあるかどうかを判定し、同じパターンを
もつグループがあればステップ20へ、なければステッ
プ30へ進む。ステップ20では、すでにあるグループ
へ修正されたスケジュールパターンにしたがって動作す
る機器を登録し、登録が終れば、終了となる。ステップ
30では、今までのグループとは別の新しいスケジュー
ルパターンのグループを新規に作成する。
In FIG. 7, it is determined in step 10 whether there is a group that has the same pattern as the modified new schedule pattern for a certain device, and if there is a group that has the same pattern, the process proceeds to step 20; if not, the process proceeds to step 30. . In step 20, devices that operate according to the modified schedule pattern are already registered in a certain group, and once the registration is completed, the process ends. In step 30, a new group with a new schedule pattern different from the previous groups is newly created.

そして、ステップ40で新しいスケジュールレノ(ター
ンのオン、オフ時刻をそのグループのスケジュール登録
ブロックに登録する。また、ステップ゛50で各スケジ
ュール登録ブロック毎に登録された時刻に対して、次に
どのスケジュール登録)゛ロツクアドレスヘジャンプす
るかを指定し、ステップ60で登録するスケジュール時
刻がまだある力)否かを判定し、まだ登録する時刻があ
ればステップ40ヘジヤンプし、なければ終了とする。
Then, in step 40, new schedule records (turn on and off times are registered in the schedule registration block of that group. Also, in step 50, which schedule is next registered for each schedule registration block? Specify whether to jump to the lock address (registration), and determine in step 60 whether there is still a schedule time to be registered.If there is still time to register, jump to step 40, otherwise end.

第8図においては、ステップ100で修正されたスケジ
ュールパターンの時刻のみに着目し、その時刻がすでに
スケジュール登録テーフ゛ル5−1にスケジュール登録
ブロックとして登録されているかどうかを判定し、登録
されていればステップ。
In FIG. 8, focusing only on the time of the schedule pattern modified in step 100, it is determined whether that time has already been registered as a schedule registration block in the schedule registration table 5-1, and if it is registered, step.

110へ進み、登録されていなければステップ。Proceed to 110, and if it is not registered, step.

120へ進む。ステップ110では、その)19刻〃(
登録されているスケジュール登録)゛ロック内の機器に
対応するビットを修正されたスケジュールツクターン6
−2に対応する機器の分だけ削除し、削除後終了とする
。ステップ120では、ここでのスケジュール登録ブロ
ックが登録されていないということは、第6図に示す修
正されたスケジュールパターン6−2に対応する(余儀
だけのために、ある時刻(第6図の削除された時刻)に
対するスケジュール登録ブロックが設けられていたこと
を示すので、スケジュール登録テーブル5−1から対象
時刻のスケジュール登録ブロックを削除する。
Proceed to 120. In step 110, the )19th hour (
Registered schedule registration) ゛Schedule turn 6 with modified bits corresponding to devices in the lock
Delete only the number of devices corresponding to -2, and end after deletion. In step 120, the fact that the schedule registration block is not registered corresponds to the modified schedule pattern 6-2 shown in FIG. Since this indicates that a schedule registration block for the target time was provided, the schedule registration block for the target time is deleted from the schedule registration table 5-1.

第7図と第8図とを比較すれば、第8図の方が明らかに
修正に要するマニュアルインプットが少なく、修正操作
が簡単である。なお、詳細な説明は省略しであるが、修
正時に限らず登録時においても同様である。
Comparing FIG. 7 and FIG. 8, it is clear that FIG. 8 requires less manual input for correction, and the correction operation is simpler. Although a detailed explanation is omitted, the same applies not only at the time of modification but also at the time of registration.

上記したように、本発明の実施例によれば、スケジュー
ル登録テーブル5−1への登録および修正を容易に行う
ことができる。
As described above, according to the embodiment of the present invention, registration and modification to the schedule registration table 5-1 can be easily performed.

さらに、従来のスケジュール運転制御方式によれば、第
2図に示すように、同一スケジュールパターン毎にグル
ープを作って、スケシール登録テーブル2−1にそれぞ
れ登録していたので、スケシールパターンが異なると、
同一時間帯にオン、オフする山1−2がN−楓する場合
にも、スケジュール登録ブロック2−2にそれぞれ6ノ
(イトずつ新たに登録する必要があった。要するに、重
複する分だけ6 x n (n=1.2+・・・)バイ
トがさらに必要であった。これに対して、本発明の実施
例によれば、第5図に示すように、機器のオン、オフを
ビット単位でスケジュール登録ブロック5−4の機器登
録テーブル5−3に登録するようにしているので、同一
時刻のスケジュール登録ブロック5−4が重複すること
がなく、あらかじめ割り邑てられた記憶容量の範囲内で
スケジュール登録テーブル5−1を構成することができ
る。以上により、スケジュール運転制御を行うために割
り当てられる記憶容量が少ない場合にも、その記憶容量
内でスケジュール運転制御を行゛うことかできる。
Furthermore, according to the conventional schedule operation control method, as shown in Fig. 2, groups were created for each same schedule pattern and each was registered in the schedule seal registration table 2-1, so if the schedule patterns were different, ,
Even if mountains 1-2 that turn on and off during the same time period become N-kaede, it was necessary to newly register 6 points each in schedule registration block 2-2. x n (n=1.2+...) bytes were additionally required.In contrast, according to the embodiment of the present invention, as shown in FIG. Since the schedule registration block 5-4 is registered in the device registration table 5-3 in the schedule registration block 5-4, the schedule registration blocks 5-4 for the same time will not overlap and will be within the pre-allocated storage capacity. The schedule registration table 5-1 can be configured by the above.Thus, even if the storage capacity allocated for performing scheduled operation control is small, it is possible to perform scheduled operation control within that storage capacity.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、各オン、オフ時
刻にビット単位で被制御機器の制御が行える時系列のス
ケジュール登録テーブルを用いているので、スケジュー
ル登録テーブルへの各被制御機器のスケジュールパター
ンの登録およびスケジュールパターンを変更したときの
登録内容の修正を容易に行え、さらに、限られた計算機
記憶容量でスケジュール運転制御を行うことができると
いう効果がある。
As explained above, according to the present invention, since a time-series schedule registration table is used that allows controlled devices to be controlled bit by bit at each on and off time, each controlled device is registered in the schedule registration table. It is possible to easily register a schedule pattern and modify the registered contents when changing a schedule pattern, and furthermore, it is possible to perform schedule operation control with limited computer storage capacity.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、1日の機器のオン、オフのスケジュールパタ
ーンの説明図、第2図は従来のスケジュール登録テーブ
ルの1フオーマツトを示す図、第3図は本発明に係る方
法を適用する制御装置の全体(14成図、第4図は1日
の被制御機器のオン、オフのスケジュールパターンを示
す図、第5図は本発明のスケジュール運転制御方法で用
いるスケジュール登録テーブルの構成を示す図、第6図
はスケジュールパタンの変更例を示す図、第7図は従来
のスケジュール登録テーブルのスケジュールパターン変
更時の修正のための操作のフローチャート、第8図は本
発明のスケジュール運転制御方法における第7図に相当
するフローチャートである。 3−1・・・マイクロコンピュータ、3−2・・・CP
U。 3−3・・・被制御機器、5−1・・・スケジュール登
録テーブル、5−2・・・ON、OFF時刻テーブル、
5−3・・・機器登録テーブル、5−4・・・スケジュ
ー第 1 図 第 2 ロ 第 3 図
FIG. 1 is an explanatory diagram of a schedule pattern for turning devices on and off for one day, FIG. 2 is a diagram showing one format of a conventional schedule registration table, and FIG. 3 is a control device to which the method according to the present invention is applied. (14 diagrams, Figure 4 is a diagram showing the on/off schedule pattern of the controlled equipment for one day, Figure 5 is a diagram showing the configuration of the schedule registration table used in the scheduled operation control method of the present invention, FIG. 6 is a diagram showing an example of changing a schedule pattern, FIG. 7 is a flowchart of an operation for modifying a conventional schedule registration table when changing a schedule pattern, and FIG. It is a flowchart corresponding to the figure. 3-1... Microcomputer, 3-2... CP
U. 3-3...Controlled equipment, 5-1...Schedule registration table, 5-2...ON, OFF time table,
5-3...Device registration table, 5-4...Schedule Figure 1 Figure 2B Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、制御装置の複数の被制御機器のオン、オフのスケシ
ールパターンをスケジュール登録テーブルに登録して前
記各被制御機器をスケジュール運転制御するとき圧、前
記スケジュール登録テーブルをオン、オフ時刻テーブル
と機器登録テーブルとからなる複数のスケジュール登録
ブロックに分割しておき、該各スケジュール登録ブロッ
クのオン、オフ時刻テーブルには前記各スケジュールパ
ターンのオン、オフ時刻を時系列に設定し、前記各機器
登録テーブルにはそれぞれ対応する時刻における前記各
被制御機器の動作状態をその機器とともにビット単位で
登録することを特徴とするスケジュール運転制御方法。
1. When registering on/off schedule patterns of a plurality of controlled devices of the control device in a schedule registration table and controlling scheduled operation of each of the controlled devices, the schedule registration table is set as an on/off time table. The schedule registration blocks are divided into a plurality of schedule registration blocks consisting of a device registration table, and the on/off time of each schedule pattern is set in chronological order in the on/off time table of each schedule registration block, and the on/off times of each schedule pattern are set in chronological order. A schedule operation control method characterized in that the operating state of each of the controlled devices at corresponding times is registered in a table along with the devices in bit units.
JP8270383A 1983-05-13 1983-05-13 Method for controlling schedule operation Pending JPS59208603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8270383A JPS59208603A (en) 1983-05-13 1983-05-13 Method for controlling schedule operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8270383A JPS59208603A (en) 1983-05-13 1983-05-13 Method for controlling schedule operation

Publications (1)

Publication Number Publication Date
JPS59208603A true JPS59208603A (en) 1984-11-27

Family

ID=13781755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8270383A Pending JPS59208603A (en) 1983-05-13 1983-05-13 Method for controlling schedule operation

Country Status (1)

Country Link
JP (1) JPS59208603A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392907U (en) * 1986-12-08 1988-06-15
US5537651A (en) * 1992-04-30 1996-07-16 Sgs-Thomson Microelectronics S.A. Programmable interface, notably for the control of domestic installations
US5764948A (en) * 1993-04-29 1998-06-09 Sgs-Thomson Microelectronics S.A. Method and apparatus for determining a composition of an integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392907U (en) * 1986-12-08 1988-06-15
US5537651A (en) * 1992-04-30 1996-07-16 Sgs-Thomson Microelectronics S.A. Programmable interface, notably for the control of domestic installations
US5764948A (en) * 1993-04-29 1998-06-09 Sgs-Thomson Microelectronics S.A. Method and apparatus for determining a composition of an integrated circuit

Similar Documents

Publication Publication Date Title
DE2424810A1 (en) DATA PROCESSING SYSTEM, IN PARTICULAR SMALL MICROPROGRAM DATA PROCESSING SYSTEM WITH MULTI-Syllable MICRO-INSTRUCTIONS
DE3808167A1 (en) COMPUTER SYSTEMS WITH ADDRESSING INDEPENDENT MODE
DE2424931A1 (en) DATA PROCESSING SYSTEM, IN PARTICULAR MICROPROGRAM DATA PROCESSING UNIT WITH PARALLEL COMMAND STREAMS FOR MULTIPLE LEVELS OF SUB COMMAND RESERVES
DE3854853T2 (en) Data processor with advanced operational functions
DE2458286A1 (en) DATA PROCESSING SYSTEM FOR MOVING DATA FIELDS WITH DIFFERENT STRUCTURES
JPS59208603A (en) Method for controlling schedule operation
US5021990A (en) Output pulse generating apparatus
JPH01112333A (en) System for processing change of system parameter on time table
JP3341064B2 (en) Control program creation device
JP2663600B2 (en) Control table relocation processing method
JPS63247824A (en) Expanding method for number of defining blocks of data entry screen
JPH01124047A (en) Time sharing system
JPH04253232A (en) Data base operating system
JPS6378265A (en) Process controlling system
JPS61120202A (en) Data maintenance method for processing control
JPH07120287B2 (en) Register bank specification method
JPH01287739A (en) Automatic state transition table generating device
JPH02205937A (en) Information processing system
JPH02249026A (en) Fast patching method
JPH0363091B2 (en)
JPH03232030A (en) Computer
JPS6353660A (en) Control system for virtual storage space
JPS60169940A (en) Microprogram control device
JPH0413736B2 (en)
JPS6349852A (en) Simulation system