JPS59205667A - グラフイツクデイスプレイ装置の図形ブリンク方式 - Google Patents
グラフイツクデイスプレイ装置の図形ブリンク方式Info
- Publication number
- JPS59205667A JPS59205667A JP58082285A JP8228583A JPS59205667A JP S59205667 A JPS59205667 A JP S59205667A JP 58082285 A JP58082285 A JP 58082285A JP 8228583 A JP8228583 A JP 8228583A JP S59205667 A JPS59205667 A JP S59205667A
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- graphic
- pattern
- blinking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明（はグラフィックディスプレイ装置に関し、特に
図形を簡単かつ高速でブリンク処理できるようにした図
形ブリンク方式に係るものである。
図形を簡単かつ高速でブリンク処理できるようにした図
形ブリンク方式に係るものである。
〈従来技術〉
−ｅにグラフィックディスプレイ装置は、ＣＲＴ表示画
面の各ドツトと１対工で対応するディスフ。
面の各ドツトと１対工で対応するディスフ。
レイメモリを備え、このディスプレイメモリの図形パタ
ーンをラスター走査に同期して読出し、該パターンを表
示駆動回路へ送ることによって表示画面上に所定の図形
を映出させるものである。
ーンをラスター走査に同期して読出し、該パターンを表
示駆動回路へ送ることによって表示画面上に所定の図形
を映出させるものである。
また、前記ディスプレイメモリに図形パターンを書込む
場合には、図形データが記憶されたデータメモリより中
央制御部（ＣＰＵ）の制御に基いて所定の図形データを
取出してグラフィックディスプレイコントローラ（ＧＤ
Ｃ）に供給し、該ＧＤＣで図形ドツトパターンに展開し
て該パターンをディスプレイメモリへ導入させるもので
ある。
場合には、図形データが記憶されたデータメモリより中
央制御部（ＣＰＵ）の制御に基いて所定の図形データを
取出してグラフィックディスプレイコントローラ（ＧＤ
Ｃ）に供給し、該ＧＤＣで図形ドツトパターンに展開し
て該パターンをディスプレイメモリへ導入させるもので
ある。
このようにして、表示画面に表示された図形パターンに
つめて、オペレータ等に注目させる意味でブリンクさせ
ることが行われて層る。
つめて、オペレータ等に注目させる意味でブリンクさせ
ることが行われて層る。
従来、図形パターンをブリンクする場合に上記ディスプ
レイメモリに記憶するパターンをブリンク用に、即ち、
対応のパターンに相当するドツトを１″とＯ７′にブリ
ンクサイクル毎（【、書替えるという複雑な処理を行な
うものであった。
レイメモリに記憶するパターンをブリンク用に、即ち、
対応のパターンに相当するドツトを１″とＯ７′にブリ
ンクサイクル毎（【、書替えるという複雑な処理を行な
うものであった。
く目的〉
本発明は複雑な処理を行なうとと々く、簡単かつ高速に
ブリンク処理ができるようにしたものであり、特に複数
両面分のディスプレイメモリとこの複数のディスプレイ
メモリからのドツトデータに基いて取出される図形パタ
ーンについてのブリンクの有無を示すデータを保持した
テーブルを備えることを特徴とする。
ブリンク処理ができるようにしたものであり、特に複数
両面分のディスプレイメモリとこの複数のディスプレイ
メモリからのドツトデータに基いて取出される図形パタ
ーンについてのブリンクの有無を示すデータを保持した
テーブルを備えることを特徴とする。
〈実施例〉
第１図にはデータ処理装置のブロック図を示しており、
１０はデータ処理装置の中央制御回路（ＣＰＵ）であっ
て、データバス２０に接続されている。
１０はデータ処理装置の中央制御回路（ＣＰＵ）であっ
て、データバス２０に接続されている。
このＣＰＵｌ０は上記データバス２０に接続され予めプ
ログラムデータを記憶しているプログラムメモリー１の
プログラムに基づいて制御される。
ログラムデータを記憶しているプログラムメモリー１の
プログラムに基づいて制御される。
１２はデータメモリであり、上記データバス２０に接続
され、ＣＰＵｌ０によって制御されるハ１゛ 各種４Ａウフア、フラッグ等が形成されている。
され、ＣＰＵｌ０によって制御されるハ１゛ 各種４Ａウフア、フラッグ等が形成されている。
〕
又、このデータバス２０には、以下説明するグラフィッ
クティスプレィコントロールユニット１３（ＧＤＣ）お
よび図形パターンのブリンクのだめの論理／テーブル回
路１５か接続されてｂる。
クティスプレィコントロールユニット１３（ＧＤＣ）お
よび図形パターンのブリンクのだめの論理／テーブル回
路１５か接続されてｂる。
前記ＧＤＣ１３は例えば日本電気社製の／１ＰＤ２２０
として一般に知られており、ＣＰＵｌ０がらデータバス
２０を通して供給される図形情報を対応の図形ドツトパ
ターンに展開し、ディスプレイメモリ１４に導入するも
のである。
として一般に知られており、ＣＰＵｌ０がらデータバス
２０を通して供給される図形情報を対応の図形ドツトパ
ターンに展開し、ディスプレイメモリ１４に導入するも
のである。
このディスプレイメモリ１４Ｈ１ＤＭｏ 。
ＤＭｌ、ＤＭ２ 、ＤＭｓの４画面分に相当するメモ
リ構成でなっており、各メモリＤＭｏ〜３ｖｃはＣＰＵ
ｌ０からの制御によって、各々独立的につまり夫々所定
の制御に基づいてトンドパターンか記憶されると共に、
上記ＧＤＣ１３によってＣＲＴ１６のラスター走査に同
期して、各々同時にアクセスされ、対応のドツトデータ
か読出される。
リ構成でなっており、各メモリＤＭｏ〜３ｖｃはＣＰＵ
ｌ０からの制御によって、各々独立的につまり夫々所定
の制御に基づいてトンドパターンか記憶されると共に、
上記ＧＤＣ１３によってＣＲＴ１６のラスター走査に同
期して、各々同時にアクセスされ、対応のドツトデータ
か読出される。
論理／テーブル回路１５ｆｄ具体的に（ｒｉ第２図に示
す回路構成でなるか、概要としてはｃｐｕｉ。
す回路構成でなるか、概要としてはｃｐｕｉ。
の制御によってデータバス２０を介しで送られてぐる色
情報及び図形ブリンク情報を各論理条件に応じてテーブ
ルに記憶し、またラスター走査に同期してディスプレイ
メモリ１４の４画面から読出されたドツトデータの論理
によって対応のテーブルを選択し、色及びブリンクの有
無を決定するものである。
情報及び図形ブリンク情報を各論理条件に応じてテーブ
ルに記憶し、またラスター走査に同期してディスプレイ
メモリ１４の４画面から読出されたドツトデータの論理
によって対応のテーブルを選択し、色及びブリンクの有
無を決定するものである。
ＣＲＴＩ６け例えば１４インチの７６８ドツト×５５０
ドツトの表示画面となっており、上記ＧＤＣ１３からの
水平同期信号（Ｈ５ＹＮＣ）および垂直同期信号（ＶＳ
ＹＮＣ）によってラスター走査される。
ドツトの表示画面となっており、上記ＧＤＣ１３からの
水平同期信号（Ｈ５ＹＮＣ）および垂直同期信号（ＶＳ
ＹＮＣ）によってラスター走査される。
上記データバス１０には図示していなりが、キーボード
装置、各種端末装置がインタフェイスユニットを介して
接続されている。
装置、各種端末装置がインタフェイスユニットを介して
接続されている。
次に第２図に示した上記論理／テーブル回路１５の具体
例について説明する。
例について説明する。
３４はテーブルメモリであり、ラッチ回路３３からのア
ドレスデータによってアクセスされる。
ドレスデータによってアクセスされる。
このアドレスデータによってアクセスされる１つのロケ
ーションには、３原色による色情報と、ブリンク情報が
記憶されている。本例では４ビツトのアドレスによって
１６０ケーション設けられている。従って、１６色の表
現が可能となり、又１６通りの図形パターン状態に応じ
てブリンクの有無を指定することができる。
ーションには、３原色による色情報と、ブリンク情報が
記憶されている。本例では４ビツトのアドレスによって
１６０ケーション設けられている。従って、１６色の表
現が可能となり、又１６通りの図形パターン状態に応じ
てブリンクの有無を指定することができる。
他方、各ロケーションの各データは上記ラッチ回路３３
によってアドレスされ、かつＣＰＵｌ０からの制御によ
ってデータバス２０を介して記憶される。
によってアドレスされ、かつＣＰＵｌ０からの制御によ
ってデータバス２０を介して記憶される。
前記ラッチ回路３３は、今１つのラッチ回路３０、セレ
クタ３２を介してディスプレイメモリ１４のＤＭｏ〜３
のドツトデータか導入される。
クタ３２を介してディスプレイメモリ１４のＤＭｏ〜３
のドツトデータか導入される。
つまり、第１図に示すディスプレイメモリ１４のＤＭｏ
〜３から同時に読出された４ビツトのドツトデータかラ
ッチ回路３０に供給され、セレクタート、３８は表示、
駆動回路を示す。
〜３から同時に読出された４ビツトのドツトデータかラ
ッチ回路３０に供給され、セレクタート、３８は表示、
駆動回路を示す。
次にブリンク処理の動作につめて具体的に説明する。
図形パターンとして、第３図に示すようにＣＲＴ１６上
に四角形の図形を赤（■）で表示し、捷だ前記四角形の
図形の中に円を肯（■）で表示させると共にこの円をブ
リンクさせる場合につ因て説明する。
に四角形の図形を赤（■）で表示し、捷だ前記四角形の
図形の中に円を肯（■）で表示させると共にこの円をブ
リンクさせる場合につ因て説明する。
この場合、ＣＰＵｌ０の制御によってディスプレイメモ
リ１４のＤＭθ〜ＤＭ３のうち、ＤＭ。
リ１４のＤＭθ〜ＤＭ３のうち、ＤＭ。
に四角形の図形パターンを、またＤＭｉに円の図形パタ
ーンを記憶させる。
ーンを記憶させる。
この例では便宜上、ディスプレイメモリ１４のＤＭｏ
とＤＭ、のみを使用した例を示して因る。
とＤＭ、のみを使用した例を示して因る。
表示動作時に、ＧＤＣ１３は上記データメモリ１４のＤ
Ｍｏ〜３をラスター走査に同期させてそれらを同時に読
出す。このディスプレイメモリ１４のＤＭｏ〜３から読
出されたデータは論理和かとられてＣＲＴ１６の１駆動
回路３８へ送られる。
Ｍｏ〜３をラスター走査に同期させてそれらを同時に読
出す。このディスプレイメモリ１４のＤＭｏ〜３から読
出されたデータは論理和かとられてＣＲＴ１６の１駆動
回路３８へ送られる。
捷た、ＤＭｏ 〜３の４ビツトのデータはうｆチル３
）のａで示す位置にある時にはラッチ回路 ′３３には
’ｏｏｘｘ”が入力され、これをアドレ
１゛スデータとしてテーブルメモリ３４の１つのロケー
ションが選択される。
）のａで示す位置にある時にはラッチ回路 ′３３には
’ｏｏｘｘ”が入力され、これをアドレ
１゛スデータとしてテーブルメモリ３４の１つのロケー
ションが選択される。
前記テーブルメモリ３４の各ロケーションには赤（Ｒ〕
、緑（Ｇ）、青（Ｂ）の階調度（３ビツトで表現してい
る）とプリ′ンクの有無を示す１ビツトで構成されたブ
リンクビット（ＢＲ）を有している。
、緑（Ｇ）、青（Ｂ）の階調度（３ビツトで表現してい
る）とプリ′ンクの有無を示す１ビツトで構成されたブ
リンクビット（ＢＲ）を有している。
従って、前記ａ位置をラスター走査して因る時にはＤＭ
ｏとＤＭｌのいずれにも図形パターンかないので、テー
フ゛ルメモリ３４の第１番目のロケーションが選択され
る。この場合、データメモリ３４の第１番目のロケーシ
ョンのデータか導出されるが、実質的には何等制御され
ない。
ｏとＤＭｌのいずれにも図形パターンかないので、テー
フ゛ルメモリ３４の第１番目のロケーションが選択され
る。この場合、データメモリ３４の第１番目のロケーシ
ョンのデータか導出されるが、実質的には何等制御され
ない。
次にラスター走査かｂ位置にくると、データメモリ１４
のＤλ４ｏに図形パターンかあり、そのためラッチ回路
３３には”１ｏｘｘ”か入力される。
のＤλ４ｏに図形パターンかあり、そのためラッチ回路
３３には”１ｏｘｘ”か入力される。
これはテーブルメモリ３４の第２番目のロケーションを
選択し、赤（Ｒ）の階調データを出力して赤のドツト表
示を実現させる。この時、ブリンクビットは０″である
のでブリンク動作は行われない。
選択し、赤（Ｒ）の階調データを出力して赤のドツト表
示を実現させる。この時、ブリンクビットは０″である
のでブリンク動作は行われない。
更にラスター走査かＣ位置にぐると、データメモＷ転４
のＤＭｏとＤＭ、の犬々に図形パターンがあり、そのた
めラッチ回路３３には’１１１ＸＸ”が入力される。
のＤＭｏとＤＭ、の犬々に図形パターンがあり、そのた
めラッチ回路３３には’１１１ＸＸ”が入力される。
これはテーフ゛ルメモリ３４の第４番目のロケーション
を選択し、青（Ｂ）の階調データが出力されると共にブ
リンクビットは１″であるからゲート３７を有効にする
。
を選択し、青（Ｂ）の階調データが出力されると共にブ
リンクビットは１″であるからゲート３７を有効にする
。
そのため、前記ゲート３７はブリンクパルス発生器３６
から゛１″出力されているときに該ゲートを開き、ラッ
チ回路３５をリセットさせる。また、ブリンクパルス発
生器３６からの出力かパＯ″であるとラッチ回路３５の
データは駆動回路３８に供給され、所望色のドツト表示
を実現させる。
から゛１″出力されているときに該ゲートを開き、ラッ
チ回路３５をリセットさせる。また、ブリンクパルス発
生器３６からの出力かパＯ″であるとラッチ回路３５の
データは駆動回路３８に供給され、所望色のドツト表示
を実現させる。
このように、ブリンクビットかゝ１１″であるとブリン
クパルスの周期によってラッチ回路３５をセット状態（
Ｃあるいはリセットさせ、これによって該ドツトをブリ
ンクさせることになる。
クパルスの周期によってラッチ回路３５をセット状態（
Ｃあるいはリセットさせ、これによって該ドツトをブリ
ンクさせることになる。
この結果、ＣＲＴ１６の表示画面には赤の四角のｍ−形
と、その四角の図形の中に青の円の図形かブリンクした
状態で表示されることになる。
と、その四角の図形の中に青の円の図形かブリンクした
状態で表示されることになる。
く他の実施例〉
他方、ディスプレイメモリ１４のＤＭｏ−ＤＭ３への図
形パターンの記憶とテーブルメモリ３４の関係（論理条
件）は、第４図に示すように構成することもできる。
形パターンの記憶とテーブルメモリ３４の関係（論理条
件）は、第４図に示すように構成することもできる。
第４図の（２）のテーブルメモリ３４の構成は、三角図
形のパターンのみブリンクさせる場合を示し、第４図［
Ｆ］）のテーブルメモリ３４の構成は長方形の図形パタ
ーンのみブリンクさせる場合を示し、更に第４図（０の
テーブルメモリ３４の構成は正方形の図形パターンのみ
ブリンクさせる場合を示すものである。
形のパターンのみブリンクさせる場合を示し、第４図［
Ｆ］）のテーブルメモリ３４の構成は長方形の図形パタ
ーンのみブリンクさせる場合を示し、更に第４図（０の
テーブルメモリ３４の構成は正方形の図形パターンのみ
ブリンクさせる場合を示すものである。
く効果〉
本発明は上述したように、上記表示画面と対応したディ
スプレイメモリを複数両面分装備させると共に該複数の
ディスプレイメモリに対し、表示画面で表示させる各種
の図形パターンを適宜配分して導入記憶させ、他方、表
示画面で表示させる図形パターンに関してどの図形パタ
ーンをブリンクさせるかを示すブリンクの有無を示すデ
ータを保持したテーブルメモリを備え、上記複数画面の
ディスプレイメモリを表示走査に同期して同時に読出す
と共にこの読出した複数画面からの各ビットを論理条件
としてテーブルメモリのブリンクデータをｈ出し、この
テーブルメモリのブリンクデータに基ついて所定図形パ
ターンをブリンクさせることを特徴とするものであり、
これによって高速処理か可能であり、簡単にブリンク処
理ができるものとなる。
スプレイメモリを複数両面分装備させると共に該複数の
ディスプレイメモリに対し、表示画面で表示させる各種
の図形パターンを適宜配分して導入記憶させ、他方、表
示画面で表示させる図形パターンに関してどの図形パタ
ーンをブリンクさせるかを示すブリンクの有無を示すデ
ータを保持したテーブルメモリを備え、上記複数画面の
ディスプレイメモリを表示走査に同期して同時に読出す
と共にこの読出した複数画面からの各ビットを論理条件
としてテーブルメモリのブリンクデータをｈ出し、この
テーブルメモリのブリンクデータに基ついて所定図形パ
ターンをブリンクさせることを特徴とするものであり、
これによって高速処理か可能であり、簡単にブリンク処
理ができるものとなる。
第１図は本発明にかかわるグラフィックディスプレイ装
置の構成を示すブロック図、第２図は第１図の要部構成
を具体的に示したブロック図、第３図及び第４図はブリ
ンク制御の動作を示すだめのテーブルメモリ周辺の構成
を示す図である。 １０：ＣＰＵ、 １１ニブログラムメモリ、
１１２：データメモリ、 １３ニゲラフイ
ツクデイ７ツ。２イｖ ’／ ） ｏ −／。、＝＝−
ｙ ） （ＧＤＣ）、 ｊ・１４：ディスプレ
イメモリ、 １５：論理／テーブル回路、 １６：Ｃ
ＲＴ、 ３０，３３．３５：ラッチ７回路、 ３
４：テーブルメモリ、 ３−６：プリンタパルス発生
器、 ３８：駆動回路。 代理人 弁理士 福 士 愛 彦（他２名）第３図 第４図
置の構成を示すブロック図、第２図は第１図の要部構成
を具体的に示したブロック図、第３図及び第４図はブリ
ンク制御の動作を示すだめのテーブルメモリ周辺の構成
を示す図である。 １０：ＣＰＵ、 １１ニブログラムメモリ、
１１２：データメモリ、 １３ニゲラフイ
ツクデイ７ツ。２イｖ ’／ ） ｏ −／。、＝＝−
ｙ ） （ＧＤＣ）、 ｊ・１４：ディスプレ
イメモリ、 １５：論理／テーブル回路、 １６：Ｃ
ＲＴ、 ３０，３３．３５：ラッチ７回路、 ３
４：テーブルメモリ、 ３−６：プリンタパルス発生
器、 ３８：駆動回路。 代理人 弁理士 福 士 愛 彦（他２名）第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、図形パタ−ンを表示する表示装置と、前記表示装置
に表示する図形ドツトパターンを表示両面と対応して記
憶するディスプレイメモリと、ＣＰＵから送られる所定
の図形情報をドツトパターンに展開して前記ディスプレ
イメモリへ導入記憶させると共に表示装置の表示走査に
同期してディスプレイメモリのドツトパターンを絞出し
制御するコントローラとを備えたグラフィックティスプ
レィ装置にお因で、 上記表示画面と対応したディスプレイメモリを複数両面
分装備させると共に該複数のディスプレイメモリに対し
表示画面で表示させる各種の図形パターンを適宜配分し
て導入記憶させ、他方、表示画面で表示させる図形パタ
ーンに関してどの図形パターンをブリンクさせるか、を
示すブリンクの有無を示すデータを保持したテーブルメ
モリを備え、 上記複数画面のディスプレイメモリを表示走査に同期し
て同時に読出すと共にこの読出した複数画面からの各ビ
ットを論理条件としてテーブルメモリのブリンクデータ
を取出し、このテーブルメモリのプリンクデータに基づ
いて所定図形パターンをブリンクさせることを特徴とす
るグラフィックディスプレイ装置の図形プリンタ方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082285A JPS59205667A (ja) | 1983-05-09 | 1983-05-09 | グラフイツクデイスプレイ装置の図形ブリンク方式 |
| US06/563,509 US4703317A (en) | 1983-05-09 | 1983-12-20 | Blinking of a specific graph in a graphic display |
| DE3347346A DE3347346A1 (de) | 1983-05-09 | 1983-12-28 | Grafik-anzeigegeraet mit blinkeinrichtung |
| BR8401307A BR8401307A (pt) | 1983-05-09 | 1984-03-19 | Sinalizacao interminente de uma representacao grafica especifica num dispositivo de representacao visual grafica |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082285A JPS59205667A (ja) | 1983-05-09 | 1983-05-09 | グラフイツクデイスプレイ装置の図形ブリンク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205667A true JPS59205667A (ja) | 1984-11-21 |
| JPH0514312B2 JPH0514312B2 (ja) | 1993-02-24 |
Family
ID=13770245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58082285A Granted JPS59205667A (ja) | 1983-05-09 | 1983-05-09 | グラフイツクデイスプレイ装置の図形ブリンク方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4703317A (ja) |
| JP (1) | JPS59205667A (ja) |
| BR (1) | BR8401307A (ja) |
| DE (1) | DE3347346A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134759A (ja) * | 1985-12-06 | 1987-06-17 | Dainippon Printing Co Ltd | 帳票デザインシステム |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210486A (ja) * | 1983-05-13 | 1984-11-29 | 株式会社日立製作所 | デイスプレイ制御装置 |
| JPS61138292A (ja) * | 1984-12-07 | 1986-06-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | カラ−ブリンクシステム |
| US4808986A (en) * | 1987-02-12 | 1989-02-28 | International Business Machines Corporation | Graphics display system with memory array access |
| JPS63225288A (ja) * | 1987-03-16 | 1988-09-20 | 沖電気工業株式会社 | 文字表示装置 |
| JPH0823583B2 (ja) * | 1987-06-01 | 1996-03-06 | 古野電気株式会社 | 航跡，探知情報表示装置 |
| US6009373A (en) * | 1987-06-01 | 1999-12-28 | Furuno Electric Company, Limited | Ship track and underwater conditions indicating system |
| US5172108A (en) * | 1988-02-15 | 1992-12-15 | Nec Corporation | Multilevel image display method and system |
| US5128658A (en) * | 1988-06-27 | 1992-07-07 | Digital Equipment Corporation | Pixel data formatting |
| EP0473767A1 (en) * | 1990-03-23 | 1992-03-11 | Eastman Kodak Company | Virtual memory management and allocation arrangement for digital data processing system |
| US5287452A (en) * | 1990-03-23 | 1994-02-15 | Eastman Kodak Company | Bus caching computer display system |
| JPH04226495A (ja) * | 1990-05-10 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | ビデオ表示システムにおけるオーバレイの制御装置及び制御方法 |
| JPH0685144B2 (ja) * | 1990-11-15 | 1994-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | オーバレイ及びアンダレイの選択的制御装置 |
| US5442375A (en) * | 1993-03-25 | 1995-08-15 | Toshiba America Information Systems, Inc. | Method and apparatus for identifying color usage on a monochrome display |
| US5812150A (en) * | 1995-04-28 | 1998-09-22 | Ati Technologies Inc. | Device synchronization on a graphics accelerator |
| JPH09139957A (ja) * | 1995-11-14 | 1997-05-27 | Mitsubishi Electric Corp | グラフィック表示装置 |
| GB2312819B (en) * | 1995-11-14 | 1998-02-04 | Mitsubishi Electric Corp | Graphic display unit |
| US7002561B1 (en) * | 2000-09-28 | 2006-02-21 | Rockwell Automation Technologies, Inc. | Raster engine with programmable hardware blinking |
| US8914773B2 (en) * | 2010-06-02 | 2014-12-16 | Allen Learning Technologies | Logic table |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538355U (ja) * | 1978-09-04 | 1980-03-12 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2013056C3 (de) * | 1970-03-19 | 1975-09-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Anordnung zum Darstellen des zeitlichen Verlaufs von Meßwertreihen auf dem Bildschirm eines Sichtgerätes |
| US4201983A (en) * | 1978-03-02 | 1980-05-06 | Motorola, Inc. | Addressing circuitry for a vertical scan dot matrix display apparatus |
| GB2059727B (en) * | 1979-09-27 | 1983-03-30 | Ibm | Digital data display system |
| DE2939457A1 (de) * | 1979-09-28 | 1981-05-07 | Siemens Ag | Verfahren zur hervorhebung eines bildbereiches innerhalb eines bildes, das auf einem bildschirm dargestellt wird |
| US4439760A (en) * | 1981-05-19 | 1984-03-27 | Bell Telephone Laboratories, Incorporated | Method and apparatus for compiling three-dimensional digital image information |
| US4509043A (en) * | 1982-04-12 | 1985-04-02 | Tektronix, Inc. | Method and apparatus for displaying images |
| DE3223489C2 (de) * | 1982-06-24 | 1985-01-24 | Loewe Opta Gmbh, 8640 Kronach | Schaltungsanordnung für die farbige Darstellung von Texten, Grafiken und Symbolen auf dem Bildschirm eines Monitors oder Farbfernsehempfängers |
-
1983
- 1983-05-09 JP JP58082285A patent/JPS59205667A/ja active Granted
- 1983-12-20 US US06/563,509 patent/US4703317A/en not_active Expired - Lifetime
- 1983-12-28 DE DE3347346A patent/DE3347346A1/de active Granted
-
1984
- 1984-03-19 BR BR8401307A patent/BR8401307A/pt not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538355U (ja) * | 1978-09-04 | 1980-03-12 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134759A (ja) * | 1985-12-06 | 1987-06-17 | Dainippon Printing Co Ltd | 帳票デザインシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3347346C2 (ja) | 1987-06-04 |
| US4703317A (en) | 1987-10-27 |
| JPH0514312B2 (ja) | 1993-02-24 |
| BR8401307A (pt) | 1985-02-26 |
| DE3347346A1 (de) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59205667A (ja) | グラフイツクデイスプレイ装置の図形ブリンク方式 | |
| CA1249677A (en) | Computer display system for producing color text and graphics | |
| JPH0327119B2 (ja) | ||
| JPH04267425A (ja) | オーバレイ及びアンダレイの選択的制御装置 | |
| JPH0222389B2 (ja) | ||
| US4837564A (en) | Display control apparatus employing bit map method | |
| US4748442A (en) | Visual displaying | |
| JPH0792737B2 (ja) | ビデオ信号表示制御装置 | |
| JP3257925B2 (ja) | 半透明色画像生成装置 | |
| JPH0795260B2 (ja) | 情報処理装置 | |
| EP0175342A2 (en) | Mixing of line drawings and text in a CRT display system | |
| JPS647387B2 (ja) | ||
| JP3460486B2 (ja) | スプライト表示方法及び装置 | |
| JPH05100648A (ja) | テストパターン発生装置 | |
| JPS581818Y2 (ja) | グラフイツク表示装置 | |
| JPH01237143A (ja) | ハードコピー出力制御方式 | |
| JPH04167189A (ja) | ３次元図形表示装置 | |
| US6061069A (en) | Apparatus and method of performing screen to screen blits in a color sliced frame buffer architecture | |
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JPS6118549Y2 (ja) | ||
| JPH09212681A (ja) | 図形描画プロセッサ及び図形処理システム | |
| JPH0616225B2 (ja) | 表示回路 | |
| JPH04308921A (ja) | マルチウィンドウシステム | |
| JPH05242186A (ja) | 回路シミュレーションの表示装置 | |
| JPS59172683A (ja) | デイスプレイ装置 |