[go: up one dir, main page]

JPS5920269B2 - Chopper type switching regulator - Google Patents

Chopper type switching regulator

Info

Publication number
JPS5920269B2
JPS5920269B2 JP12812279A JP12812279A JPS5920269B2 JP S5920269 B2 JPS5920269 B2 JP S5920269B2 JP 12812279 A JP12812279 A JP 12812279A JP 12812279 A JP12812279 A JP 12812279A JP S5920269 B2 JPS5920269 B2 JP S5920269B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
current
transistor
switching regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12812279A
Other languages
Japanese (ja)
Other versions
JPS5653574A (en
Inventor
孜 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EASTERN STEEL
Original Assignee
EASTERN STEEL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EASTERN STEEL filed Critical EASTERN STEEL
Priority to JP12812279A priority Critical patent/JPS5920269B2/en
Publication of JPS5653574A publication Critical patent/JPS5653574A/en
Publication of JPS5920269B2 publication Critical patent/JPS5920269B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/02Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明は入力電源電圧を降圧し安定した出力電圧を負荷
に供給するチョッパ型スイッチングレギュレータに関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a chopper type switching regulator that steps down an input power supply voltage and supplies a stable output voltage to a load.

過電流保護回路付のチョッパ型スイッチングレギュレー
タの一従来例を第1図に示し、以下に説明する。
A conventional example of a chopper type switching regulator with an overcurrent protection circuit is shown in FIG. 1 and will be described below.

第1図の回路は直流電源Eと負荷埒、との間に直列接続
したトランジスタQ1を開閉制御することによつて直流
レベルを変換するスイッチングレギユレータである。こ
のスイツチングレギユレータはトランジスタQ1と直流
電源Eとの間にチヨークトランスTの1次巻線N,を接
続し、該1次巻線N,に結合せしめて2次巻線N2を設
け、該2次巻線N2の出力がトランジスタQ,のエミツ
タ・ペース間に印加されるようになされている。さらに
前記1次巻線NlVC結合せしめて3次巻線N3を設け
、該3次巻線N3VCよつてチヨークトランスTの蓄積
エネルギが放出されるようになされている。またトラン
ジスタQ1のベースにレベル設定回路LSを接続し、か
つトランジスタQ,に抵抗? を直列接続して、過電流
時に前記抵抗式 の電圧降下によつてトランジスタQ,
を非飽和領域動作にし、さらにオフ状態とする過電流保
護回路にバイバスさせる回路を接続し、トランジスタQ
1を開閉Flil脚することによつて直流レベルを変換
するように構成されている。このように構成すれば、パ
ルス幅変調回路等が無くともトランジスタQ,を開閉制
御することができ、回路構成が簡単で、しかも過電流保
護をすることができる。しかしながら、第1図の回洛は
トランス巻線(Nl,N2,N3)が3本必要であり、
チヨークトランスTの構造が複雑となるばかりでなく、
過電流検出回路に使用されている素子へ定常では役立つ
て訃らず無駄である。
The circuit shown in FIG. 1 is a switching regulator that converts the DC level by controlling the opening and closing of a transistor Q1 connected in series between a DC power source E and a load. In this switching regulator, a primary winding N of a choke transformer T is connected between a transistor Q1 and a DC power source E, and a secondary winding N2 is connected to the primary winding N. , the output of the secondary winding N2 is applied between the emitter and pace of the transistor Q. Further, a tertiary winding N3 is provided which is coupled to the primary winding NlVC, so that the energy stored in the choke transformer T is released through the tertiary winding N3VC. Also, a level setting circuit LS is connected to the base of the transistor Q1, and a resistor is connected to the transistor Q. are connected in series, and when an overcurrent occurs, the voltage drop of the resistor type causes the transistor Q,
A bypass circuit is connected to the overcurrent protection circuit that makes the transistor Q
1 is configured to convert the DC level by opening and closing the Flil legs. With this configuration, the opening and closing of the transistor Q can be controlled without a pulse width modulation circuit or the like, the circuit configuration is simple, and overcurrent protection can be provided. However, the circuit shown in Figure 1 requires three transformer windings (Nl, N2, N3).
Not only does the structure of the Chiyoke transformer T become complicated,
The elements used in the overcurrent detection circuit are useless under normal conditions.

さらに第1図の回路はトランジスタ1石のレペル設定回
洛LSで直接スイツチングトランジスタQ,を制御して
いるので、利得が低く、したがつてレギユレーシヨンが
悪い。
Furthermore, since the circuit shown in FIG. 1 directly controls the switching transistor Q by the level setting circuit LS of one transistor, the gain is low and the regulation is therefore poor.

また大電力の直流一直流変換器とした場合には、制御系
に電力を要するので、直流電流増幅率Hfeの高いスイ
ツチングトランジスタを選択して使用しなければ効率も
良くならなかつた。さらに発振回路は、一般にトランジ
スタ飽和型プロツキング発振と呼ばれる動作をしている
Furthermore, in the case of a high-power DC-to-DC converter, since power is required for the control system, efficiency cannot be improved unless a switching transistor with a high DC current amplification factor Hfe is selected and used. Furthermore, the oscillator circuit generally performs an operation called transistor saturation type blocking oscillation.

この発振動作はスイツチングトランジスタQ1のベース
電流を制御することにより、スイツチングトランジスタ
Q,のコレクタ電流飽和を利用してターンオフさせ、か
つ出力電圧。と基準電圧の偏差値に応じた直流出力によ
り前記ベース電流を匍脚しているので、スイツチングト
ランジスタQ,の導通期間にペース電流は常に必要最低
限の電流値に抑えられるため、スイツチングトランジス
タQ1のコレクタ・エミツタ間飽和電圧を充分小さくで
きない。
In this oscillation operation, by controlling the base current of the switching transistor Q1, the collector current saturation of the switching transistor Q1 is used to turn off the switching transistor Q1 and reduce the output voltage. Since the base current is supported by the DC output according to the deviation value between the reference voltage and the reference voltage, the pace current is always suppressed to the minimum necessary current value during the conduction period of the switching transistor Q. The collector-emitter saturation voltage of Q1 cannot be made sufficiently small.

しかもスイツチングトランジスタQ1のターンオフ時に
はコレクタ電流の飽和が遅く、蓄積キヤリヤを引き出す
ことが不充分であるため、スイツチングトランジスタQ
1の電力損失は大きく、この種のチヨツパ型スイツチン
グレギユレータの効率を改善するために大きな障害とな
つていた。また入力電圧Viが高い、あるいは負荷現が
軽い場合等、負帰還系の帰還量の多い場合へスイツチン
グトランジスタQ,のペース電流を分流するレベル設定
回路LSの出力インピーダンスがスイツチングトランジ
スタQ1のベース入力インピーダンスより低くなるため
、プロツキング発振時にトランス巻線より得られる導通
トリガ信号は前記レベル設定回路LSに吸い込まれスイ
ツチングトランジス3tQ,を導通させることができな
くなる。
Moreover, when the switching transistor Q1 is turned off, the saturation of the collector current is slow and it is insufficient to draw out the accumulated carriers.
The power loss of No. 1 is large and has been a major obstacle to improving the efficiency of this type of switching regulator. In addition, when the input voltage Vi is high or the load current is light, the output impedance of the level setting circuit LS, which shunts the pace current of the switching transistor Q, when the feedback amount of the negative feedback system is large is the base of the switching transistor Q1. Since the impedance is lower than the input impedance, the conduction trigger signal obtained from the transformer winding during blocking oscillation is absorbed into the level setting circuit LS and cannot make the switching transistor 3tQ conductive.

さらにスイツチングトランジスタQ1へそのまま導通で
きない状態でしばらく時間が経過すると、出力電圧V。
は低下して負帰還量が減少し、再び導通が可能となる。
すなわちこのような状態は、第2図のaに示されるごと
く、正常のプロツキング発振とはならず、間歇発振に陥
いつてしまう。第1図の回路は、第2図のbに示すよう
に出力電圧V。VC大きなリツプル電圧が発生し、安定
化電源としての機能を果せず、誤動作状態に陥いつてし
まうという重大な欠点があつた。さらにまた、入力変動
、負荷変動等の全ての変動要因に対し、安定した出力電
圧V。を得るため、負帰還系とスイツチング動作させる
ための発振系とを誤動作なく設計することは困難であつ
た。本発明は上述の数々の点に鑑みなされたもので、簡
単な回路構成で、効率を改善できるとともに、特別な過
電流保護回路をわざわざ設けることなく、過電流保護機
能を併有でき、かつ出力電圧の安定度が高く、間歇発振
に陥いることのないチヨツパ型スイツチングレギユレー
タを提供することを目的としている。すなわち本発明は
負荷に電力を供給する入力電源と、電流検出回路と、入
力電源電圧を断続し交流電圧に変換するスイツチングト
ランジスタと、該交流電圧を平滑し直流電圧に変換する
チヨークトランスと平滑コンデンサとを直列接続し、ス
イツチングトランジスタとチヨークトランスの接続点と
入力電源と平滑コンデンサの接続点間にフリーホイール
ダイオードを接続し、スイツチングトランジスタを駆動
する発振回路をそのベース・エミツタ間に接続して平滑
コンデンサの両端に直流出力電圧を得るチヨツパ型スイ
ツチングレギユレータにおいて、前記出力電圧と第1の
基準電圧を比較しその偏差値に相応した出力を得る第1
の比較回路と、1個のトランジスタを用いてあり該トラ
ンジスタのベース・エミツタ間に前記電流検出回路の出
力と第1の比較回路の出力の和が加えられると共にベー
ス・エミツタ間の電圧降下を第2の基準電圧とし、該出
力の和が第2の幕準電圧を越えたときのみ前記発振回路
をターンオフさせるトリガ信号を生ずる第2の比較回路
を有することを特徴とする。
Furthermore, after a while without being able to conduct to the switching transistor Q1, the output voltage V.
decreases, the amount of negative feedback decreases, and conduction becomes possible again.
That is, in such a state, as shown in FIG. 2A, normal blocking oscillation does not occur, but intermittent oscillation occurs. The circuit of FIG. 1 has an output voltage V as shown in FIG. 2b. A serious drawback was that a large ripple voltage was generated in the VC, making it unable to function as a stabilized power supply, resulting in a malfunction. Furthermore, the output voltage V is stable against all fluctuation factors such as input fluctuations and load fluctuations. Therefore, it has been difficult to design a negative feedback system and an oscillation system for switching operation without malfunction. The present invention was made in view of the above-mentioned points, and it is possible to improve efficiency with a simple circuit configuration, and also to have an overcurrent protection function without the need for a special overcurrent protection circuit. The object of the present invention is to provide a chopper-type switching regulator that has high voltage stability and does not suffer from intermittent oscillation. That is, the present invention includes an input power supply that supplies power to a load, a current detection circuit, a switching transistor that connects and converts the input power supply voltage to an AC voltage, and a choke transformer that smooths the AC voltage and converts it to a DC voltage. A smoothing capacitor is connected in series, a freewheeling diode is connected between the connection point of the switching transistor and the choke transformer, and the connection point of the input power supply and the smoothing capacitor, and the oscillation circuit that drives the switching transistor is connected between its base and emitter. In a chopper-type switching regulator connected to a smoothing capacitor to obtain a DC output voltage across the smoothing capacitor, a first reference voltage is compared with the first reference voltage and an output corresponding to the deviation value is obtained.
A comparator circuit and one transistor are used, and the sum of the output of the current detection circuit and the output of the first comparator circuit is added between the base and emitter of the transistor, and the voltage drop between the base and emitter is calculated as follows. The present invention is characterized in that it has a second comparison circuit which generates a trigger signal to turn off the oscillation circuit only when the sum of the outputs exceeds the second reference voltage.

本発明の一実施例を第3図に示し、以下にこれについて
詳細に説明する。
An embodiment of the present invention is shown in FIG. 3 and will be described in detail below.

図中、入力電源Eと、起動抵抗R,をベースに接続した
スイツチングトランジスタQ1のエミツタ・コレクタと
、チヨークトランスTの1次巻線N,と、平滑コンデン
サC2とで閉回路を構成している。
In the figure, a closed circuit is constructed by the input power source E, the emitter-collector of a switching transistor Q1 connected to its base with a starting resistor R, the primary winding N of a choke transformer T, and a smoothing capacitor C2. ing.

さらに平滑コンデンサC,の両端には負荷現が接続され
ている。チヨークトランスTの2次巻線N2、}よびダ
イオードD,,D2、コンデンサC1の並夕1回路、お
よび抵抗R2を直列接続したベース入力回路は、スイツ
チングトランジスタQ,のベース・エミツタ間に接続さ
れている。前記ベース入力回路、スイツチングトランジ
スタQ1、チヨークトランスTの1次巻線N,、平滑コ
ンデンサC2、}よび起動抵抗R1とでプロツキング発
振回洛を構成するとともへ フリーホイールダイオード
D3、チヨークトランスTの1次巻線N,、訃よび平滑
コンデンサC2とでチヨークトランスTの励磁エネルギ
のリセツトルーブを構成している。
Further, a load current is connected to both ends of the smoothing capacitor C. A base input circuit consisting of a secondary winding N2, } of a transistor T, a parallel circuit of diodes D, D2, a capacitor C1, and a resistor R2 is connected in series between the base and emitter of a switching transistor Q. It is connected. The base input circuit, the switching transistor Q1, the primary winding N of the choke transformer T, the smoothing capacitor C2, and the starting resistor R1 constitute a blocking oscillation circuit, as well as the freewheeling diode D3 and the choke transformer. The primary winding N, of T, and the smoothing capacitor C2 constitute a reset loop for the excitation energy of the choke transformer T.

上述のごとく構成されたスイツチングレギユレータは、
一般にチヨツパと呼ばれる電源であり、平滑コンデンサ
C2の両端に入力電源Eの入力電圧Viよりも低い出力
電圧V。
The switching regulator configured as described above is
This power supply is generally called a chopper, and has an output voltage V lower than the input voltage Vi of the input power supply E across the smoothing capacitor C2.

が得られることは周知であり、しかも基本動作もよく知
られているので、説明は省略する。さらに第3図の回路
は、直流電源EとスイツチングトランジスタQ,のエミ
ツタとの間に電流を検出するための抵抗R4が直列接続
されて}り、該抵抗R4と直流電源Eとの直列回路には
、抵抗R3、トランジスタQ2のコレクタ・エミツタ、
訃よびツエナーダイオード八 の直列回路が並列接続さ
れている。
It is well known that this can be obtained, and the basic operation is also well known, so the explanation will be omitted. Furthermore, in the circuit of FIG. 3, a resistor R4 for detecting current is connected in series between the DC power source E and the emitter of the switching transistor Q, and a series circuit of the resistor R4 and the DC power source E is formed. are resistor R3, collector-emitter of transistor Q2,
A series circuit of eight Zener diodes and eight Zener diodes are connected in parallel.

また平滑コンデンサC2の両端には、可変抵抗器VRが
接続され、その可動端子は前記トランジスタQ2のベー
スに接続されている。ここで第3図の回路各部の動作電
流、電圧波形を第4図に示す。
A variable resistor VR is connected to both ends of the smoothing capacitor C2, and its movable terminal is connected to the base of the transistor Q2. Here, the operating current and voltage waveforms of each part of the circuit shown in FIG. 3 are shown in FIG.

第4図のaはスイツチングトランジスタQ1のコレクタ
電流1cNbはチヨークトランスTの1次電流1r..
cは電流検出回路出力V2と、抵抗R,の両端電圧V,
と、トランジスタQ3のベース・エミツタ間電圧VBE
波形である。
In FIG. 4, the collector current 1cNb of the switching transistor Q1 is the primary current 1r. ..
c is the current detection circuit output V2 and the voltage V across the resistor R,
and the base-emitter voltage VBE of transistor Q3.
It is a waveform.

このように構成されたチヨツパ型スイッチングレギュレ
ータは、平滑コンデンサC2の両端電圧を検出する可変
抵抗器Rの出力電圧V。
In the chopper type switching regulator configured in this way, the output voltage V of the variable resistor R detects the voltage across the smoothing capacitor C2.

と、ツエナーダイオード?の基準電圧2をトランジスタ
Q2により比較し、その偏差値に応じた出力電圧V,を
トランジスタQ2のコレクタに接続された抵抗R3の両
端に得ている。また抵抗R4の両端には、スイツチング
トランジスタQ1の三角波入力電流に比例した電圧V2
を得ている。したがつて、前記抵抗R3,R4で得られ
る両端電圧Vl,V2の和電圧がトランジスタQ3のベ
ースエミツタ間に印加される。これにより、前記両端電
圧V,,V2の和電圧と、FランジスタQ3のベース・
エミツタ間電圧BOとを比較して、前記和電圧(V,+
V2)が前記電圧BOを越えたとき、トランジスタQ3
のコレクタに第4図のdに示す出力を得、該コレクタ出
力によりスイツチングトランジスタQ1のベース電流を
遮断する。さらにプロツキング発振回路はスイツチング
トランジスタQ1のベース蓄積キヤリヤを引き出すこと
により急速に遮断される。したがつて、出力電圧。
And a Zener diode? A reference voltage 2 is compared by the transistor Q2, and an output voltage V corresponding to the deviation value is obtained across the resistor R3 connected to the collector of the transistor Q2. In addition, a voltage V2 proportional to the triangular wave input current of the switching transistor Q1 is applied across the resistor R4.
I am getting . Therefore, the sum voltage of the voltages Vl and V2 obtained across the resistors R3 and R4 is applied between the base and emitter of the transistor Q3. As a result, the sum voltage of the voltages V, , V2 and the base voltage of the F transistor Q3 are
The sum voltage (V, +
V2) exceeds the voltage BO, the transistor Q3
The output shown in d in FIG. 4 is obtained at the collector of the transistor Q1, and the base current of the switching transistor Q1 is cut off by the collector output. Furthermore, the blocking oscillator circuit is rapidly shut off by drawing out the base storage carrier of switching transistor Q1. Therefore, the output voltage.

とツエナーダイオード八の幕準電圧の偏差値に応じてト
ランジスタQ2の出力V,が変化するとともに、電圧V
2も変化することになる。
The output V of the transistor Q2 changes according to the deviation value of the voltage of the Zener diode 8, and the voltage V
2 will also change.

前記電圧V2に比例する三角波入力電流のピーク値が前
記基準電圧ηの偏差値に応じて制御され、周知のチヨッ
パの関係式(4)に基づいて安定な出力電圧V。が得ら
れる。一(但し、TOは発振周期、TONはスィツチン
グトランジスタQ,の導通期間である。
The peak value of the triangular wave input current proportional to the voltage V2 is controlled according to the deviation value of the reference voltage η, and the output voltage V is stable based on the well-known Chopper relational expression (4). is obtained. (where TO is the oscillation period and TON is the conduction period of the switching transistor Q.

すなわち本発明へプロツキング発振回路においてスイツ
チングトランジスタQ1の導通期間、負帰還制御による
ペース電流の分流はなく、トランスTの2次巻線N2か
ら充分に大きなペース電流を供給してスイツチングトラ
ンジスタQ1のコレクタ・エミツタ間飽和電圧を小さく
している。
That is, in the blocking oscillator circuit of the present invention, there is no diversion of the pace current due to negative feedback control during the conduction period of the switching transistor Q1, and a sufficiently large pace current is supplied from the secondary winding N2 of the transformer T to control the switching transistor Q1. Reduces collector-emitter saturation voltage.

しかも第4図のC,dに示すように、前記和電圧(V,
+V2)がトランジスタQ,のベース・エミツタ間電圧
VBT!jを越えたとき、始めてスイツチングトランジ
スタQ1のベース電流を引き出し、しかもベース蓄積キ
ヤリヤまでも充分に引き出すことができる。これにより
、スイツチングトランジスタQ1は急速に遮断されるた
め、電力損失は大幅に減少でき、この結果電力変換効率
が改善できる。さらに負荷現が重くなると、スイツチン
グトランジスタQ,のコレクタ電流のピーク値が増大し
、このピーク電流に比例した抵抗R4の両端電圧V2が
トランジスタQ,のベース・エミツタ間電圧VBT!j
を越えたとき、上述の動作と同様にスイツチングトラン
ジスタQ1はターンオフされて、前記ピーク値が一定に
抑えられるため、前記ピーク電流に比例する負荷現に流
れる出力電流1。
Moreover, as shown in C and d of FIG. 4, the sum voltage (V,
+V2) is the base-emitter voltage VBT of transistor Q! When it exceeds j, the base current of the switching transistor Q1 can be drawn out for the first time, and even the base storage carrier can be drawn out sufficiently. As a result, the switching transistor Q1 is quickly shut off, so power loss can be significantly reduced, and as a result, power conversion efficiency can be improved. When the load becomes heavier, the peak value of the collector current of the switching transistor Q increases, and the voltage V2 across the resistor R4, which is proportional to this peak current, becomes the base-emitter voltage VBT! of the transistor Q. j
When the peak current exceeds 1, the switching transistor Q1 is turned off in the same manner as described above, and the peak value is held constant, so that the output current 1 flowing through the load is proportional to the peak current.

は一定に抑えることができる。これにより、出力電圧垂
下型と呼ばれる通電流保護機能を有することができる。
すなわへ過電流保護機能を達成するトランジスタQ3&
ぱ定常負荷の場合でもトランジスタQ,の出力をさらに
増幅するように働いているため、負帰還系の利得が大き
く、しかも従来例に比べ部品点数を増やすことなく、出
力電圧VOの安定度を高めることができる。さらにスイ
ツチングトランジスタQ,のターンオン時にはコレクタ
電流が零であるため、電流検出回路1の出力V2も零と
なり、和電圧(V1+V2)はトランジスタQ3のベー
ス・エミツタ間電圧BOを越えず、負帰還制御は停止さ
れている。
can be held constant. Thereby, it is possible to have a current carrying protection function called an output voltage droop type.
In other words, the transistor Q3 and which achieves the overcurrent protection function
Since the output of the transistor Q is further amplified even under a steady load, the gain of the negative feedback system is large, and the stability of the output voltage VO is improved without increasing the number of parts compared to the conventional example. be able to. Furthermore, since the collector current is zero when the switching transistor Q is turned on, the output V2 of the current detection circuit 1 is also zero, and the sum voltage (V1 + V2) does not exceed the base-emitter voltage BO of the transistor Q3, resulting in negative feedback control. has been stopped.

このため、トランスTの2次巻線N2から得られる電流
は、全てスイツチングトランジスタQ1のターンオフに
寄与することになり、入力電圧1が上昇した場合、ある
いは負荷現が軽くなつた場合等、負帰還系の負帰還量が
増大しても正常なプロツキング発振を持続することがで
きる。したがつて、間歇発振は発生することがない。発
明者の実験によれば、従来例では定格負荷の50〜60
%以下の軽負荷状態で間歇発振が発生してしまうのに対
し、第3図の実施例では定格負荷の2〜3%以下の軽負
荷状態とならない限り、発振には異常がなく、確実に動
作できる。
Therefore, all of the current obtained from the secondary winding N2 of the transformer T contributes to turning off the switching transistor Q1, and when the input voltage 1 increases or the load current becomes lighter, the current becomes negative. Even if the amount of negative feedback in the feedback system increases, normal locking oscillation can be maintained. Therefore, intermittent oscillation does not occur. According to the inventor's experiments, in the conventional example, the rated load is 50 to 60
% or less, while intermittent oscillation occurs in a light load state of less than 2% of the rated load, in the embodiment shown in Fig. It can work.

さらに第1図に示す従来例は、トランス巻線が3本必要
であつたのに対し、第3図の実施例は2本で済み、従来
に比べ簡単なトランス構成でよい。
Further, while the conventional example shown in FIG. 1 requires three transformer windings, the embodiment shown in FIG. 3 only requires two, which allows for a simpler transformer configuration than the conventional example.

すなわち、本発明は、上述のごとく数々の改善が図られ
、しかも非常に簡単な回路構成で実現できる。次に第3
図の変形実施例を第5図に示す。
That is, the present invention has many improvements as described above, and can be realized with a very simple circuit configuration. Then the third
A modified embodiment of the figure is shown in FIG.

図中、0Mはトリガ入力により一定の期間、スイツチン
グトランジスタQ,をオフ状態に保つ遮断トリガ信号を
出力する出力端子aと、トリガ入力端子bとを具えた周
知のワンシヨツトマルチ回路である。
In the figure, 0M is a well-known one-shot multi-circuit equipped with an output terminal a that outputs a cutoff trigger signal that keeps the switching transistor Q in an off state for a certain period of time in response to a trigger input, and a trigger input terminal b.

また他の回路部品は第3図の回路部品と同等であり、第
5図の回路は第3図の回路と基本動作が同様であるので
、説明は省略する。前記ワンシヨツトマルチ回路0Mは
、出力電圧VOと基準電圧V2との偏差値に応じて三角
波入力電流のピーク値を匍御するトランジスタQ3のコ
レクタに得られるトリガ出力をトリガ入力端子bに印加
すれば、スイツチングトランジスタQ1を一定期間T。
FFだけオフさせる遮断信号が出力端子aに得られる。
これにより、スイツチングトランジスタQ1のオン期間
T。Nは出力電圧。と基準電圧2との偏差値に応じて制
御される。したがつて、スイツチングトランジスタQ1
のオフ期間は一定であるため、チヨツパの関係?つに基
づき安定した出力電圧V。が得られる。すなわち第5図
の実施例は、上述の効果と同様な効果が得られるばかり
でなく、トランス巻線は1本で済み、最も簡単なトラン
ス構成で本発明を実現できる。
The other circuit components are the same as the circuit components in FIG. 3, and the circuit in FIG. 5 has the same basic operation as the circuit in FIG. 3, so a description thereof will be omitted. The one-shot multi-circuit 0M can be configured by applying the trigger output obtained to the collector of the transistor Q3, which controls the peak value of the triangular wave input current according to the deviation value between the output voltage VO and the reference voltage V2, to the trigger input terminal b. , switching transistor Q1 for a certain period T.
A cutoff signal for turning off only the FF is obtained at the output terminal a.
As a result, the on period T of the switching transistor Q1 increases. N is the output voltage. It is controlled according to the deviation value between the voltage and the reference voltage 2. Therefore, switching transistor Q1
Since the off period of is constant, is there a relationship between chiyotsupa? Stable output voltage based on V. is obtained. That is, the embodiment shown in FIG. 5 not only provides the same effects as those described above, but also requires only one transformer winding, making it possible to realize the present invention with the simplest transformer configuration.

さらに本発明の他の実施例を第6図に示す。Further, another embodiment of the present invention is shown in FIG.

第6図の回路は、第3図の回路とほぼ同様な回路構成で
あるが、電流検出回路10は1次巻線N3、2次巻線N
4を有するカレントトランスCTと、該2次巻線N4に
並列接続された抵抗R4′で構成されている。このよう
にすれば、電流検出回路10として第3図に示すような
抵抗現 を用いた場合に比べ、第6図の実施例はカレン
トトランスCTを用いたので、カレントトランスCTの
2次巻線N4で検出した電流を抵抗RJで電圧変換でき
、しかもその電圧を1次、2次巻数比で昇圧できる。し
たがつて、カレントトランスCTの1次巻線電圧は、ト
ランジスタQ3のベース・エミッタ間電圧VBOと比較
する電圧を得るのに充分小さくて済む。すなわち第6図
の回路は、電流検出回路10の挿入損失を激減でき、効
率をより高めることができる。さらに第6図の変形実施
例を第7図に示す。
The circuit shown in FIG. 6 has almost the same circuit configuration as the circuit shown in FIG. 3, but the current detection circuit 10 has a primary winding N3 and a secondary winding N3.
4 and a resistor R4' connected in parallel to the secondary winding N4. In this way, compared to the case where a resistor as shown in FIG. 3 is used as the current detection circuit 10, since the embodiment of FIG. 6 uses a current transformer CT, the secondary winding of the current transformer CT The current detected by N4 can be converted into voltage by resistor RJ, and the voltage can be boosted by the primary/secondary turns ratio. Therefore, the primary winding voltage of the current transformer CT is small enough to obtain a voltage comparable to the base-emitter voltage VBO of the transistor Q3. In other words, the circuit shown in FIG. 6 can drastically reduce the insertion loss of the current detection circuit 10 and further improve the efficiency. Furthermore, a modified embodiment of FIG. 6 is shown in FIG.

第7図の回路は電流検出回路20をチヨークトランスT
の1次巻線N,と平滑コンデンサC2との間に直列接続
している。電流検出回路20にはスイツチングトランジ
スタQ1からチヨークトランスTの1次巻線N1を通し
て流れる電流と、フリーホイールダイオードD3を通し
てチヨークトランスTの励磁エネルギをりセツトする電
流とが連続して流れている。したがつて、電流検出回路
20VCよつて検出されるピーク電流は、ターンオフ開
始時期と完全にターンオフ完了した時期とにまたがつて
検出されるため、トランジスタQ3による遮断トリガ信
号はスイツチングトランジスタQ,がオフすべく印加さ
れ、さらに遮断された後までも遮断トリガ信号は持続し
て印加される。このため、スイツチングトランジスタQ
1のスイツチング損失がより少なくなるばかりでなく、
トランジスタの安全領域の余裕度を大きくとることがで
きる。以上本発明を各実施例に基づき説明したが、本発
明は上述の実施例に限定されることなく特許請求の範囲
に記載した技術思想に基づいて更に変形が可能であるこ
とは理解されるであろう。
The circuit of FIG. 7 connects the current detection circuit 20 to a
It is connected in series between the primary winding N, and the smoothing capacitor C2. In the current detection circuit 20, a current flows from the switching transistor Q1 through the primary winding N1 of the choke transformer T, and a current for resetting the excitation energy of the choke transformer T flows continuously through the freewheel diode D3. There is. Therefore, since the peak current detected by the current detection circuit 20VC is detected between the turn-off start time and the complete turn-off time, the cutoff trigger signal from the transistor Q3 is generated by the switching transistor Q. The cutoff trigger signal is applied to turn it off, and continues to be applied even after it is cut off. Therefore, the switching transistor Q
Not only is the switching loss of 1 lower,
It is possible to increase the safety margin of the transistor. Although the present invention has been described above based on each embodiment, it should be understood that the present invention is not limited to the above-mentioned embodiments, but can be further modified based on the technical idea described in the claims. Probably.

本発明によれば、上述のごとく簡単な回路構成で、効率
を改善できるとともに、特別の過電流保護機能を共有す
ることができ、かつ出力電圧の安定度が高く、間歇発振
に陥いることがない等数々の特徴を併有するチヨツパ型
スイツチングレギユレータを提供できる。
According to the present invention, efficiency can be improved with a simple circuit configuration as described above, a special overcurrent protection function can be shared, the output voltage is highly stable, and intermittent oscillation does not occur. It is possible to provide a chip type switching regulator that has a number of features such as:

【図面の簡単な説明】[Brief explanation of the drawing]

第1図:ー従来例を示す回路図、第2図:第1図の回路
の動作電圧波形を示す図、第3図:本発明の一実施例を
示す回路図、第4図:第3図の回路各部の動作電流、電
圧波形を示す図、第5図:第3図の変形実施例を示す回
路図、第6図:本発明の他の実施例を示す回路図、第7
図:第6図の変形実施例を示す回路図。 E・・・・・・入力電源、Q1・・・・・・スイッチン
グトランジスタ、Q2,Q,・・・・・・トランジスタ
、R1・・・・・・起動抵抗、R2,R3,R4・・・
・・・抵抗、T・・・・・・チヨークトランス(N,.
l次巻線、N2:2次巻線)、? ・・・・・・ツエナ
ーダイオード、Dl,D2・・・・・・ダイオード、D
3・・・・・・フリーホイールダイオード、VR・・・
・・・可変抵抗器、C1・・・・・・コンデンサ、C2
・・・・・・平滑コンデンサ、R,・・・・・・負荷。
Fig. 1: A circuit diagram showing a conventional example, Fig. 2: A diagram showing the operating voltage waveform of the circuit in Fig. 1, Fig. 3: A circuit diagram showing an embodiment of the present invention, Fig. 4: Fig. 3 5: A circuit diagram showing a modified embodiment of FIG. 3. FIG. 6: A circuit diagram showing another embodiment of the present invention.
Figure: A circuit diagram showing a modified embodiment of FIG. 6. E... Input power supply, Q1... Switching transistor, Q2, Q,... Transistor, R1... Starting resistor, R2, R3, R4...
...Resistance, T...Chiyoke transformer (N, .
l-order winding, N2: secondary winding), ? ...Zener diode, Dl, D2 ...Diode, D
3...Freewheel diode, VR...
...Variable resistor, C1...Capacitor, C2
...Smoothing capacitor, R, ...Load.

Claims (1)

【特許請求の範囲】 1 負荷に電力を供給する入力電源と、電流検出回路と
、入力電源電圧を断続し交流電圧に変換するスイッチン
グトランジスタと、該交流電圧を平滑し直流電圧に変換
するチョークトランスと平滑コンデンサとを直列接続し
、スイッチングトランジスタとチョークトランスの接続
点と入力電源と平滑コンデンサの接続点間にフリーホィ
ールダイオードを接続し、スイッチングトランジスタを
駆動する発振回路をそのベース・エミッタ間に接続して
平滑コンデンサの両端に直流出力電圧を得るチョッパ型
スイッチングレギュレータにおいて、前記出力電圧と第
1の基準電圧を比較しその偏差値に相応した出力を得る
第1の比較回路と、1個のトランジスタを用いてあり該
トランジスタのベース・エミッタ間に前記電流検出回路
の出力と第1の比較回路の出力の和が加えられると共に
ベース・エミッタ間の電圧降下を第2の基準電圧とし、
該出力の和が第2の基準電圧を越えたときのみ前記発振
回路をターンオフさせるトリガ信号を生ずる第2の比較
回路を有することを特徴とするチョッパ型スイッチング
レギュレータ。 2 前記チョークトランスに2次巻線を設け、かつ該2
次巻線を前記スイッチングトランジスタのベース・エミ
ッタ間に接続したブロッキング発振回路で前記発振回路
を構成し、チョークトランスを平滑回路と発振回路に共
用してある特許請求の範囲第1項記載のチョッパ型スイ
ッチングレギュレータ。 3 前記スイッチングトランジスタのオフ期間を定め、
かつ前記第2の比較回路出力によつてトリガされるトリ
ガ入力端子を有するワンショットマルチ回路で前記発振
回路を構成したことを特徴とする特許請求の範囲第1項
記載のチョッパ型スイッチングレギュレータ。 4 前記電流検出回路を抵抗器で構成したことを特徴と
する特許請求の範囲第1項記載のチョッパ型スイッチン
グレギュレータ。 5 検出電流を通電する1次巻線と、該1次巻線で検出
された電流を変換する2次巻線と、該2次巻線で得られ
た電流を電圧に変換する抵抗器とを有するカレントトラ
ンスで前記電流検出回路を構成したことを特徴とする特
許請求の範囲第1項記載のチョッパ型スイッチングレギ
ュレータ。 6 負荷に電力を供給する入力電源と、該入力電源を断
続し交流電圧に変換するスイッチングトランジスタとの
間に前記電流検出回路を直列接続したことを特徴とする
特許請求の範囲第1項記載のチョッパ型スイッチングレ
ギュレータ。 7 前記チョークトランスと平滑コンデンサの間に前記
電流検出回路を直列接続したことを特徴とする特許請求
の範囲第1項記載のチョッパ型スイッチングレギュレー
タ。
[Scope of Claims] 1. An input power source that supplies power to a load, a current detection circuit, a switching transistor that intermittents the input power supply voltage and converts it into an AC voltage, and a choke transformer that smooths the AC voltage and converts it into a DC voltage. and a smoothing capacitor are connected in series, a freewheeling diode is connected between the connection point of the switching transistor and the choke transformer, and the connection point of the input power supply and the smoothing capacitor, and an oscillation circuit that drives the switching transistor is connected between its base and emitter. A chopper switching regulator that obtains a DC output voltage across a smoothing capacitor, the chopper switching regulator comprising: a first comparison circuit that compares the output voltage with a first reference voltage and obtains an output corresponding to a deviation value; and one transistor. The sum of the output of the current detection circuit and the output of the first comparator circuit is added between the base and emitter of the transistor, and the voltage drop between the base and emitter is used as a second reference voltage,
A chopper type switching regulator comprising a second comparator circuit that generates a trigger signal to turn off the oscillation circuit only when the sum of the outputs exceeds a second reference voltage. 2 A secondary winding is provided in the choke transformer, and the 2
The chopper type according to claim 1, wherein the oscillation circuit is constituted by a blocking oscillation circuit in which the next winding is connected between the base and emitter of the switching transistor, and a choke transformer is shared by the smoothing circuit and the oscillation circuit. switching regulator. 3 determining an off period of the switching transistor;
2. The chopper type switching regulator according to claim 1, wherein the oscillation circuit is constituted by a one-shot multi-circuit having a trigger input terminal triggered by the output of the second comparison circuit. 4. The chopper type switching regulator according to claim 1, wherein the current detection circuit is constructed of a resistor. 5. A primary winding that conducts a detection current, a secondary winding that converts the current detected by the primary winding, and a resistor that converts the current obtained by the secondary winding into a voltage. 2. The chopper-type switching regulator according to claim 1, wherein the current detection circuit is constituted by a current transformer having a current transformer. 6. The current detection circuit according to claim 1, characterized in that the current detection circuit is connected in series between an input power source that supplies power to a load and a switching transistor that turns on and off the input power source and converts it into an alternating current voltage. Chopper type switching regulator. 7. The chopper type switching regulator according to claim 1, wherein the current detection circuit is connected in series between the choke transformer and the smoothing capacitor.
JP12812279A 1979-10-04 1979-10-04 Chopper type switching regulator Expired JPS5920269B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12812279A JPS5920269B2 (en) 1979-10-04 1979-10-04 Chopper type switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12812279A JPS5920269B2 (en) 1979-10-04 1979-10-04 Chopper type switching regulator

Publications (2)

Publication Number Publication Date
JPS5653574A JPS5653574A (en) 1981-05-13
JPS5920269B2 true JPS5920269B2 (en) 1984-05-11

Family

ID=14976924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12812279A Expired JPS5920269B2 (en) 1979-10-04 1979-10-04 Chopper type switching regulator

Country Status (1)

Country Link
JP (1) JPS5920269B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2116395T3 (en) * 1992-12-23 1998-07-16 Hoechst Ag CERAMIC MATERIAL OF SILICON NITRIDE RESISTANT TO HIGH TEMPERATURES AND PROCEDURE FOR ITS MANUFACTURE.
CN114157147B (en) * 2021-11-30 2023-08-15 东南大学 High power density auxiliary power supply based on self-excited buck converter
CN114400897B (en) * 2022-02-17 2022-12-20 深圳信息职业技术学院 A self-excited Buck converter

Also Published As

Publication number Publication date
JPS5653574A (en) 1981-05-13

Similar Documents

Publication Publication Date Title
JP2500999B2 (en) Switch mode converter
CN110277897B (en) Constant current control circuit and switching power supply circuit
US4138715A (en) Resonant switching converter
Irving et al. Analysis and design of self-oscillating flyback converter
JPH11122926A (en) Self-oscillating switching power supply
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
JPS5920269B2 (en) Chopper type switching regulator
TW202213917A (en) Power supply capable of stabilizing compensation current
US6717826B2 (en) Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit
JP2858407B2 (en) PWM DC-DC converter
JPH0654525A (en) Dc/dc converter
JPS5820549B2 (en) switching regulator
US20240048046A1 (en) High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof
JPS6130961A (en) Switching control type power source circuit
JPS631028B2 (en)
JP3171068B2 (en) Switching power supply
JPH0231591B2 (en)
JPH028552Y2 (en)
JPS645991Y2 (en)
JPS585432Y2 (en) DC-DC converter
JPS5918865Y2 (en) Self-excited DC-DC converter
JPH0528947Y2 (en)
JP2023091598A (en) Integrated circuit and power-supply circuit
SU1636973A1 (en) Dc voltage converter
JPH0231592B2 (en) CHOKURYUUCHOKURYUHENKANKI