[go: up one dir, main page]

JPS59198365A - Trouble detector - Google Patents

Trouble detector

Info

Publication number
JPS59198365A
JPS59198365A JP58074731A JP7473183A JPS59198365A JP S59198365 A JPS59198365 A JP S59198365A JP 58074731 A JP58074731 A JP 58074731A JP 7473183 A JP7473183 A JP 7473183A JP S59198365 A JPS59198365 A JP S59198365A
Authority
JP
Japan
Prior art keywords
signal
converter
failure detection
output
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58074731A
Other languages
Japanese (ja)
Inventor
Kaoru Matsuzaki
松崎 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58074731A priority Critical patent/JPS59198365A/en
Publication of JPS59198365A publication Critical patent/JPS59198365A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Protection Of Static Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To enble an accurate detection of troubles by providing a self-diagnosing function for a A/D converter susceptible to abnormality to prevent misdetection. CONSTITUTION:An analog signal corresponding to the output voltage of an inverter 1 is applied to an A/D converter 14 to be converted into an digital signal and memorized into an RAM16. A CPU18 reads out and compares the memory contents of an ROM15 and the RAM16 to determine whether or not the output voltage of the device 1 is normal. When it is determined to be abnormal, a voltage signal of a battery 19, namely, an analog signal serving as reference is taken in and converted with a converter 14 into a digital signal, which is memorized into the RAM16 and compared with a reference value memorized into the ROM15 to determine whether or not the converter 14 operate normally. When it is determined to be normal, a trouble detection signal is provided to an output circuit 17 and actuates a protective circuit 3 to stop the device 1. On the other hand, when it is determined to be abnormal, a display ''the A/D converter is abnormal'' is given and no stop command is outputted to the device 1.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は故障検出対象の状態に対応するアナログ信号
をディジタル信号に変換した後、予め設定されたレジス
タ内容との比較により異常の有無を判別する故障検出装
置に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention converts an analog signal corresponding to the state of a failure detection target into a digital signal, and then determines whether there is an abnormality by comparing it with the contents of a preset register. The present invention relates to a failure detection device.

〔発明の技術的背景およびその問題点〕第1図は、イン
パーク装置を保護するために用いられる従来の故障検出
装置の構成を示すブロック図である。
[Technical Background of the Invention and Problems Therewith] FIG. 1 is a block diagram showing the configuration of a conventional failure detection device used to protect an impark device.

この故障検出装置は、主に、負荷2に電力を供給するイ
ンバータ装置1の出力側の電圧および電流に対応するア
ナログ信号を出力する変換器11゜12と、これらのア
ナログ信号を選択して取込むアナログ形のマルチプレク
サ比と、このマルチプレクサ13によって取込まれたア
ナログ信号をディジタル信号に変換するA−D変換器1
4と、インバータ装置1に許容される電圧および電流の
変動範囲の閾値を設定するROM15 と、A−D変換
器14によってディジタル化された信号を記憶するRA
M16と、ディジタル信号を入力して、インバータ装置
1の停止指令を出力する出力回路17と、上記マルチプ
レクサ13、A−D変換器14、ROM15 およびR
,AM16の制御、書き込み、読み出しを行うとともに
、インバータ装置1が正常か否かを判定して出力回路1
7に異常検出信号を与えるプロセッサ回路(以下CPU
と言つ)18とで構成されている。
This failure detection device mainly includes converters 11 and 12 that output analog signals corresponding to the voltage and current on the output side of the inverter device 1 that supplies power to the load 2, and a converter 11 and 12 that select and handle these analog signals. an analog type multiplexer ratio to be input, and an A-D converter 1 that converts the analog signal taken in by the multiplexer 13 into a digital signal.
4, a ROM 15 that sets thresholds for voltage and current fluctuation ranges allowed for the inverter device 1, and an RA that stores signals digitized by the A-D converter 14.
M16, an output circuit 17 that inputs a digital signal and outputs a stop command for the inverter device 1, the multiplexer 13, the A-D converter 14, the ROM 15, and the R
, AM16, and also determines whether the inverter device 1 is normal or not and outputs the output circuit 1.
Processor circuit (hereinafter referred to as CPU) that provides an abnormality detection signal to
18).

なお、出力回路17は、インバータ装置1の動作を停止
させる保護回路3に接続され、また、インバータ装置】
と負荷2との間に電流検出用の変流器10が設けられて
いる。
Note that the output circuit 17 is connected to a protection circuit 3 that stops the operation of the inverter device 1;
A current transformer 10 for current detection is provided between the load 2 and the load 2 .

第1図において、インバータ装置1の電圧および電流が
それぞれ変換器11 、12によって検出されると同時
に、例えば実効値に対応するアナログ信号に変換されて
マルチプレクサ13に加えられる。
In FIG. 1, the voltage and current of an inverter device 1 are detected by converters 11 and 12, respectively, and simultaneously converted into an analog signal corresponding to an effective value, for example, and applied to a multiplexer 13.

ここで、CPU18が変換器11の出力を取込むような
指令をマルチプレクサ】3に与えると、変換器11の出
力であるアナログ信号がA−D変換器14によリディジ
タル信号に変換される。また、これと同時にCPU18
が書き込み信号を発生するとこのディジタル信号がR,
AM16に記憶される。
Here, when the CPU 18 gives a command to the multiplexer 3 to take in the output of the converter 11, the analog signal that is the output of the converter 11 is converted into a digital signal by the AD converter 14. At the same time, CPU18
generates a write signal, this digital signal becomes R,
It is stored in AM16.

続いて、CP U 18はROM15に予め書き込まれ
た閾値と、几AM16に記憶された内容とを同時に読み
出して両者を比較し、RAM16の内容が几0M15の
閾値を超えたとき、出力回路17に故障検出信号を加え
る。
Subsequently, the CPU 18 simultaneously reads out the threshold value written in advance in the ROM 15 and the content stored in the AM16 and compares the two. When the content of the RAM 16 exceeds the threshold value in the AM15, the Add failure detection signal.

このとぎ、出力回路17は保護回路3を動作させる信号
を出力してインバータ装置1を停止させる一方、図示し
ない表示器に例えば「出力電圧異常」の表示を行なわせ
る。
At this point, the output circuit 17 outputs a signal for operating the protection circuit 3 to stop the inverter device 1, while causing a display (not shown) to display, for example, "output voltage abnormality".

次に、CP 018が変換器12の出力信号を取込む指
令をマルチプレクサ13に与えたときも、上述したと同
様な処理が行なわれ、電流が許容変動範囲を超えたとき
、インバータ装置1を停止させる一方、図示しない表示
器に「出力電流異常」の表示を行なわせる。
Next, when the CP 018 gives a command to the multiplexer 13 to receive the output signal of the converter 12, the same process as described above is performed, and when the current exceeds the allowable fluctuation range, the inverter device 1 is stopped. At the same time, a display (not shown) is made to display "Output current abnormality".

しかして、インバータ装置1の故障に対して、これを保
繰すると同時に、停止原因の表示が行なわれる。
Therefore, in the event of a failure of the inverter device 1, the failure is maintained and at the same time, the cause of the stoppage is displayed.

なお、この例ではインバータ装置1を保護する故障検出
装置について説明したが、変換器11 、12の代わり
に故障検出対象の状態に対応するアナログ信号を出力し
得る検出器を用いることによって、これ以外の装置の故
障検出も可能である。
Although this example describes a failure detection device that protects the inverter device 1, it is possible to use a detector other than this by using a detector capable of outputting an analog signal corresponding to the state of the failure detection target instead of the converters 11 and 12. It is also possible to detect failures in other devices.

ところで、上述したA−D変換器14は比較的誤動作す
ることが多く、インバータ装置1は正常な電圧を出力し
ているにも拘わらすCP U 18が出力電圧異常と判
断して、インパーク装置1を停止させることがあった。
By the way, the above-mentioned A-D converter 14 relatively often malfunctions, and even though the inverter device 1 is outputting a normal voltage, the CPU 18 determines that the output voltage is abnormal, and the impark device 1 was sometimes stopped.

特に、A−D変換器14が一過性の誤動作を行い、これ
によって上述した故障検出がなされた場合には、その故
障原因の究明が不可能であった。
In particular, when the A-D converter 14 malfunctions temporarily and the above-mentioned failure is detected as a result, it is impossible to investigate the cause of the failure.

〔発明の目的〕[Purpose of the invention]

この発明は上記事情を考慮してなされたもので、A−D
変換器が正常に動作しているか否かの自己診断機能を有
し、確実な故障検出を行い得る故障検出装置の提供を目
的とする。
This invention was made in consideration of the above circumstances, and A-D
It is an object of the present invention to provide a failure detection device that has a self-diagnosis function to determine whether a converter is operating normally and can perform reliable failure detection.

〔発明の概要〕[Summary of the invention]

この目的を達成するために本発明の故障検出装置は、故
障検出対象の状態を検出してアナログ信号を出力する検
出器と、基準となるアナログ信号を出力する信号発生手
段と、この信号発生手段および前記検出器の出力信号を
選択して通過させる信号選択器と、この信号選択器の出
力信号をディジタル信号に変換するA−D変換器と、こ
のA −D変換器および前記信号選択器を制御する手段
と、前記A−D変換器の出力信号に基づき故障検出対象
の状態が許容変動範囲を超えたか否かを判定する手段と
、前記信号発生手段の信号が所定のディジタル信号に変
換されたか否かにより前記A、−D変換器の動作が正常
か否かを判定する手段と、故障検出対象の状態が許容変
動範囲を超え、且つ、前記A−D変換器が正常に動作し
ているとき故障検出信号を発生する手段とを具備したこ
とを特徴とするものである。
In order to achieve this object, the failure detection device of the present invention includes a detector that detects the state of a failure detection target and outputs an analog signal, a signal generation means that outputs a reference analog signal, and this signal generation means. and a signal selector that selects and passes the output signal of the detector, an A-D converter that converts the output signal of the signal selector into a digital signal, and an A-D converter and the signal selector. means for controlling, means for determining whether the state of the failure detection target exceeds an allowable fluctuation range based on the output signal of the A-D converter, and a means for converting the signal of the signal generating means into a predetermined digital signal. means for determining whether or not the operation of the A-D converter is normal based on whether or not the A-D converter is operating normally; The present invention is characterized in that it includes means for generating a failure detection signal when a failure occurs.

〔発明の実施例〕[Embodiments of the invention]

以下、添付図面を参照して本発明の一実施例について説
明する。
Hereinafter, one embodiment of the present invention will be described with reference to the accompanying drawings.

第2図は本発明に係る故障検出装置の構成例で、第1図
と同一の符号を付したものはそれぞれ同一の要素を示し
ている。そしてマルチプレクサ13に基準となるアナロ
グ信号を加えるべく、信号発生手段としての電池19を
新たに付加した点、および、ROM15.RAM16.
CPU1Bに新たな機能を伺加した点が第1図と異って
いる。
FIG. 2 shows an example of the configuration of a failure detection device according to the present invention, in which the same reference numerals as in FIG. 1 indicate the same elements. Further, in order to add a reference analog signal to the multiplexer 13, a battery 19 is newly added as a signal generating means, and the ROM 15. RAM16.
It differs from Figure 1 in that a new function has been added to CPU1B.

上記の如く構成された故障検出装置の作用を第3図のフ
ローチャートをも参照して以下に説明する。
The operation of the failure detection device configured as described above will be explained below with reference to the flowchart of FIG.

先ず、CPU18からマルチプレクサ13に対して変換
器11の出力信号を取り込む指令を与えると、インバー
タ装置1の出力電圧に対応するアナログ信号がA−D変
換器14に加えられる。このとき、CPU18がA−D
変換器14に対して動作指令を、RAM16に対して書
き込み指令をそれぞれ与えると、このアナログ信号がデ
ィジタル信号に変換されてR,AMlG に記憶される
First, when the CPU 18 gives a command to the multiplexer 13 to take in the output signal of the converter 11, an analog signal corresponding to the output voltage of the inverter device 1 is applied to the AD converter 14. At this time, the CPU 18
When an operation command is given to the converter 14 and a write command is given to the RAM 16, this analog signal is converted into a digital signal and stored in R and AMlG.

次に、CPU18 ハROM15オj: ヒRAM16
 ノ記憶内容を読み出して両者を比較し、インバータ装
置1の出力電圧が正常か否かを判定する(第3図82)
Next, CPU 18 ROM 15: RAM 16
The stored contents are read out and compared, and it is determined whether the output voltage of the inverter device 1 is normal or not (Fig. 3 82).
.

これによって、インバータ装置1の出力電圧が異常と判
定された場合には、CPU18がマルチプレクサ13に
対して電池19の電圧信号、すなわち、基準となるアナ
ログ信号を取り込む指令を与える。
As a result, when the output voltage of the inverter device 1 is determined to be abnormal, the CPU 18 gives a command to the multiplexer 13 to take in the voltage signal of the battery 19, that is, the reference analog signal.

このアナログ信号はA−D変換器14によりディジタル
信号に変換され、上述したと同様にしてRAM16に記
憶される。この場合、几0M15 には基準となるアナ
ログ信号の大きさに対応する値が予め書き込まれている
This analog signal is converted into a digital signal by the AD converter 14 and stored in the RAM 16 in the same manner as described above. In this case, a value corresponding to the magnitude of the reference analog signal is written in advance in the field 0M15.

次に、CP U 18はこのROM15に記憶された基
準となるアナログ信号に対応する値と、R,AM16に
新たに記憶されたディジタ化された値とを比較し、A−
D変換器14の動作が正常か否かを判定する(2)3図
83)。
Next, the CPU 18 compares the value corresponding to the reference analog signal stored in the ROM 15 with the digitized value newly stored in the R, AM 16, and
It is determined whether the operation of the D converter 14 is normal (2) 3 (Fig. 83).

ここで、A−D変換器14が正常に動作していると判定
した場合には、CP U 18が出力回路17に故障検
出信号を与えるとともに、図示しない表示器に「出力電
圧異常」と表示させる(第3図84)。
Here, if it is determined that the A-D converter 14 is operating normally, the CPU 18 gives a failure detection signal to the output circuit 17, and displays "Output voltage abnormality" on a display (not shown). (Fig. 3, 84).

続いて、m力回路17は保護回路3を動作させる信号を
出力してインバータ装置1を停止させる(第3図85)
Subsequently, the m-power circuit 17 outputs a signal that activates the protection circuit 3 to stop the inverter device 1 (FIG. 3, 85).
.

と表示させる(第3図86)。(Fig. 3, 86).

また、CP 018が変換器12の出力信号を取り込む
指令をマルチプレクサ13に与えたときも、上述したと
同様な処理が行なわれる。
Further, when the CP 018 gives a command to the multiplexer 13 to take in the output signal of the converter 12, the same processing as described above is performed.

かくして、A−1)変換器14の出力が、インバータ装
置1の異常に対応する大きさを示し、且つ、A−D変換
器14の動作が正常であるときのみ故障検出信号が出力
され、A−D変換器14の出力がインバータ装置1の異
常に対応する大きさを示したとしても、A−D変換器1
4の動作が異常と判定された場合には、単に見掛は上の
異常として処理され、勿論インバータ装置lに対する停
止指令は出力されない。
Thus, A-1) a failure detection signal is output only when the output of the converter 14 indicates a magnitude corresponding to an abnormality in the inverter device 1 and the operation of the A-D converter 14 is normal; - Even if the output of the D converter 14 shows a magnitude corresponding to an abnormality in the inverter device 1, the A-D converter 1
If the operation of No. 4 is determined to be abnormal, it is simply treated as an apparent abnormality, and of course no stop command is output to the inverter device I.

なお、上記実施例では、インバータ装置lの故障検出お
よびその保護について説明したが、故障に伴う状態変化
をアナログ信号に変換し得るものであれば、他の如何な
る装置に対しても本発明を適用することができる。
In the above embodiment, the failure detection and protection of the inverter device l was explained, but the present invention can be applied to any other device as long as it can convert a change in state due to a failure into an analog signal. can do.

〔発明の効果〕〔Effect of the invention〕

以上の説明によって明らかな如く、本発明の故障検出装
置は、最も異常が起り易いとされるA −り変換器に対
する自己診断機能を有し、このA−り変換器の異常に伴
って起こる誤検出を未然に防止し得、これによって確実
な故障検出が可能になるといつ侵れた効果が得られる。
As is clear from the above explanation, the failure detection device of the present invention has a self-diagnosis function for the A-ray converter, which is said to be most prone to abnormalities, and is capable of detecting errors caused by abnormalities in the A-ray converter. Detection can be prevented before it happens, and if it becomes possible to detect failures reliably, a great effect can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の故障検出装置の構成を、故障検出対象の
保護回路と併せて示したブロック図、第2図は本発明に
係る故障検出装置の一実施例の構成を、故障検出対象と
併せて示したブロック図、第3図は同実施例の作用を説
明するだめのフローチャートである。 1・・・インバータ装置、2・・・負荷、3・・・保護
回路、11 、12・・・変換器、13・・・マルチプ
レクサ、14・・・A−D変換器、15・・・ROM、
 16・・・R,AM、 17・・・出力回路、18・
・・プロセッサ回路、19・・・電池。 出願人代理人  猪  股    清 宅1図 第3図
FIG. 1 is a block diagram showing the configuration of a conventional failure detection device together with a protection circuit to be detected. FIG. 2 is a block diagram showing the configuration of an embodiment of the failure detection device according to the present invention. The block diagram shown together with FIG. 3 is a flowchart for explaining the operation of the embodiment. DESCRIPTION OF SYMBOLS 1... Inverter device, 2... Load, 3... Protection circuit, 11, 12... Converter, 13... Multiplexer, 14... A-D converter, 15... ROM ,
16...R, AM, 17... Output circuit, 18.
...Processor circuit, 19...Battery. Applicant's agent Seitaku Inomata Figure 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 故障検出対象の状態を検出してアナログ信号を出力する
検出器と、基準となるアナログ化゛号を出力する信号発
生手段と、この信号発生手段および前記検出器の出力信
号を選択して通過させる信号選択器と、この信号選択器
の出力信号をディジタル信号に変換するA−D変換器と
、このA−D変換器および前記信号選択器を制御する手
段と、前記A−D変換器の出力信号に基づき故障検出対
象の状態が許容変動範囲を超えたか否かを判定する手段
と、前記信号発生手段の信号が所定のディジタル信号に
変換されたか否かにより前記A−D変換器の動作が正常
か否かを判定する手段と、故障検出対象の状態が許容変
動範囲を超え、且つ、前記A−D変換器が正常に動作し
ているとき故障検出信号を発生する手段とを具備したこ
とを特徴とする故障検出装置。
A detector that detects the state of the failure detection target and outputs an analog signal, a signal generating means that outputs a reference analog signal, and output signals of the signal generating means and the detector are selected and passed. a signal selector, an A-D converter that converts an output signal of the signal selector into a digital signal, a means for controlling the A-D converter and the signal selector, and an output of the A-D converter. means for determining whether the state of the failure detection target exceeds an allowable fluctuation range based on the signal; and operation of the A-D converter depending on whether the signal of the signal generating means is converted into a predetermined digital signal. The device comprises means for determining whether or not it is normal, and means for generating a failure detection signal when the state of the failure detection target exceeds an allowable variation range and the A-D converter is operating normally. A failure detection device characterized by:
JP58074731A 1983-04-27 1983-04-27 Trouble detector Pending JPS59198365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58074731A JPS59198365A (en) 1983-04-27 1983-04-27 Trouble detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58074731A JPS59198365A (en) 1983-04-27 1983-04-27 Trouble detector

Publications (1)

Publication Number Publication Date
JPS59198365A true JPS59198365A (en) 1984-11-10

Family

ID=13555660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58074731A Pending JPS59198365A (en) 1983-04-27 1983-04-27 Trouble detector

Country Status (1)

Country Link
JP (1) JPS59198365A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102318A (en) * 2011-11-08 2013-05-23 Mitsubishi Electric Corp Device for detecting state of secondary battery, and fault diagnosis method for device for detecting state of secondary battery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102318A (en) * 2011-11-08 2013-05-23 Mitsubishi Electric Corp Device for detecting state of secondary battery, and fault diagnosis method for device for detecting state of secondary battery

Similar Documents

Publication Publication Date Title
JPS59198365A (en) Trouble detector
JPH06105417B2 (en) Fault detection method for multiplexed power supply
JP2757691B2 (en) Inverter device
JP2957187B2 (en) Secondary circuit disconnection detector for instrument transformer
KR100242246B1 (en) Reactor Abnormal State Detection Device and Method using ASIC
JPH0117087B2 (en)
JPS5821281B2 (en) arithmetic device
JPH02129881A (en) Monitoring system for deterioration of zinc oxide type arrester
JPH10229631A (en) Analog monitoring circuit for digital relay device
JPS6310650B2 (en)
JP3196441B2 (en) Digital protection relay
JP2864942B2 (en) Method for detecting conduction failure of parallel contacts
JPH1080047A (en) Protecting relay
JPS59172001A (en) Analog output switching device
JP2986267B2 (en) Digital relay device
JPS60207919A (en) Microcomputer control device
JPH0252239B2 (en)
JPH06276670A (en) Equipment for protecting power converter from overvoltage
JPH0472242B2 (en)
JPS5943893B2 (en) AC power supply
JPH09261840A (en) Protection relay
JPH0412630A (en) Device for detecting abnormality of converter
JPS60325A (en) Monitoring device of plant
JPS5935291A (en) Abnormality diagnosing apparatus for detector
JPH08126194A (en) Open-phase detector circuit for three-phase power source