JPS59193487A - Dot matrix display unit - Google Patents
Dot matrix display unitInfo
- Publication number
- JPS59193487A JPS59193487A JP6799483A JP6799483A JPS59193487A JP S59193487 A JPS59193487 A JP S59193487A JP 6799483 A JP6799483 A JP 6799483A JP 6799483 A JP6799483 A JP 6799483A JP S59193487 A JPS59193487 A JP S59193487A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- display
- dot matrix
- pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、ドツトマトリックス表示装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a dot matrix display device.
従来、ドツトマトリックス表示装置のディスプレイ画面
構成要素である画素の形状は矩形または円形が用いられ
ていた。例えば、液晶表示バネルにおいては、上ガラス
基板にはX信号線が、下ガ′ラス基板にはY信号線が透
明電極であるネサ膜によりバクーンニングされ、X信号
線とY信号線が重なる部分が画素片を構成している。こ
のようなドツトマトリックス表示装置に文字や図形を表
示させる場合、その画像ディスプレイの表現力には限界
がある。Conventionally, the shape of the pixel which is a component of the display screen of a dot matrix display device has been rectangular or circular. For example, in a liquid crystal display panel, the X signal line is on the upper glass substrate, and the Y signal line is on the lower glass substrate. constitute a pixel piece. When displaying characters and graphics on such a dot matrix display device, there is a limit to the expressive power of the image display.
従来のドツトマトリックスで「2」の数字を表現した場
合、第1図の(A)に示すような字体となる。When the number "2" is expressed using a conventional dot matrix, the font will be as shown in FIG. 1(A).
(A)は画素片による文字の組立を示している。(4J
はポジ表示での表現、(A’)はネガ表示での表現であ
る。第1図の例から明らかなように、(A)の(ト)。(A) shows the assembly of a character using pixel pieces. (4J
is an expression in positive display, and (A') is an expression in negative display. As is clear from the example in FIG. 1, (A) (g).
(イ)、(つ)の部分は曲線を表現しようとしているの
であるが、隣接する画素片が点接触で接続された形状に
なるため、デザイン上、好ましくない表現となる。例え
ば、(A′)のようにポジ表示の場合には、(イ)、(
つ)の部分の不連続性が強調される結果となり、(A“
)のネガ表示の場合には(7)の部分が背景の黒色部分
により切断されたような印象を与えることになる・テザ
イン性を向上させるために、特開昭55−81387で
示されたよう[X信号線とY信号線の交差角度をずらす
試みもあるが、上記の問題は解決に至っていない。Parts (A) and (T) are intended to express a curved line, but since the adjacent pixel pieces are connected by point contact, this is an undesirable expression from a design perspective. For example, in the case of positive display like (A'), (A), (
The result is that the discontinuity of the part (A “
), it will give the impression that the part (7) is cut off by the black part of the background.In order to improve the tethering property, as shown in JP-A-55-81387, [There have been attempts to shift the intersection angle of the X and Y signal lines, but the above problem has not been solved.
本発明は、かかる点に鑑みてなされたものである0
本発明の目的は、文字や図形の斜線部分を連続的に表現
しうるドツトマトリックス表示装置を提供するにある。The present invention has been made in view of these points.An object of the present invention is to provide a dot matrix display device that can continuously express diagonally shaded portions of characters and figures.
また、本発明によるドツトマトリックス表示装置は、矩
形の大画素片から構成されるが、その大画素片は、矩形
の2本の対角線により分割される4個の三角形の小画素
片から構成されることを特徴としている。Further, the dot matrix display device according to the present invention is composed of a large rectangular pixel piece, and the large pixel piece is composed of four triangular small pixel pieces divided by two diagonals of the rectangle. It is characterized by
第1図(B)は、本発明によるドツトマトリックス表示
装置を使用して、「2」の数字を表現した場合の各画素
片の構成状態である。(B′)はポジ表示、(B“)は
ネガ表示による表現である・図面から明らかなように、
(A)の場合と比較して斜線部を連続的に表現できるの
で、より美しい字体が得られる。FIG. 1(B) shows the configuration of each pixel piece when the number "2" is expressed using the dot matrix display device according to the present invention. (B') is a positive display, and (B'') is a negative display.As is clear from the drawing,
Compared to the case (A), the diagonal lines can be expressed continuously, resulting in a more beautiful font.
本発明と液晶アクティブパネルへ適用した実施例を説明
する。第2図に小画素片の構成を示す01の破線で囲ま
れた部分が一つの小画素片に対応17.2がその小画素
片に表示すべき情報を保持しておくスタティックな記憶
回路であり、この記憶回路にはこの画素の選択を制御す
る信号6と、書き込むべきデータ信号4が入力されてい
る。外部回路からの命令てより各画素に指定された情報
が書き込まれ、保持され、再び書き換えられるまでデー
タが変化することはない。5は上記記憶回路からのデー
タ6を用い、各画素の」二部に形成された液晶駆動電極
へ印加される信号を制御する回路であり、7が各画素へ
導かれる駆動信号、8が制御された信号で画素上部の液
晶層9へつながれている。10は上パネルへの入力信号
である。An embodiment in which the present invention is applied to a liquid crystal active panel will be described. Figure 2 shows the structure of a small pixel piece. The part surrounded by the broken line 01 corresponds to one small pixel piece, and 17.2 is a static memory circuit that holds the information to be displayed on that small pixel piece. A signal 6 for controlling the selection of this pixel and a data signal 4 to be written are input to this memory circuit. Specified information is written to each pixel by a command from an external circuit, and is held, and the data does not change until it is rewritten again. 5 is a circuit that uses data 6 from the memory circuit to control a signal applied to the liquid crystal drive electrode formed in the second part of each pixel; 7 is a drive signal guided to each pixel, and 8 is a control circuit. The signal is connected to the liquid crystal layer 9 above the pixel. 10 is an input signal to the upper panel.
このような小画素片を持つパネルの全体的な構成の例を
第6図により説明する。縦横マトリックス状に並んだ正
方形の大画素片11は、その対角線により分割さオ]る
4つの三角形からなり、それぞれの三角形(12の部分
)は小画素片となる0小画素片12は、基本的には6つ
の入力の信号を必要とする。第2図における画素の説明
の際にも述べたが、記憶回路に関しては第1に画素の選
択が必要であり、これは第6図における外部信号13が
回路14によってデコードされ指定された大画素片が選
択される。また各画素の記憶回路に入力されるデータ信
号は、外部から15のように回路16に入力され、やは
り外部からの信号17の助けを借りて各画素へ送られる
。このように13と15の入力信号により書き込まれる
画素が選択され、18及び19のクロック信号によりそ
のタイミングが制御される。20に示した回路は画素内
の駆動信号制御回路へ導かれる信号を制御しているもの
であり、最も簡単な方法ではこれは上パネルへ印加され
る信号と同じものを各画素に送り込む。An example of the overall configuration of a panel having such small pixel pieces will be explained with reference to FIG. The large square pixel pieces 11 arranged in a matrix form are made up of four triangles divided by their diagonals, and each triangle (12 parts) is a small pixel piece.The small pixel piece 12 is basically Generally, six input signals are required. As mentioned when explaining the pixels in FIG. 2, regarding the memory circuit, it is first necessary to select a pixel, and this is done by decoding the external signal 13 by the circuit 14 in FIG. A piece is selected. Further, the data signal input to the memory circuit of each pixel is input from the outside to the circuit 16 as shown in 15, and is sent to each pixel with the help of a signal 17 also from the outside. In this way, the pixels to be written are selected by the input signals 13 and 15, and the timing thereof is controlled by the clock signals 18 and 19. The circuit shown at 20 controls the signals routed to the drive signal control circuit within the pixel, and in its simplest form it sends the same signal to each pixel as is applied to the top panel.
以下、文字・図形情報のディスプレイに最適な白黒2値
の表示行なう場合についての具体的回路を説明する。2
値表示を行なわせるためには、各画素内に1ビットのデ
ータを保持することで足りる。各小画素片は外部からの
書き込みによりrOJあるいは「1」に指定され、この
情報を用いて液晶駆動電極の信号を制御する。第4図は
1個の大画素片の回路構tてあり、21〜24の4個の
二角形の小[[t1素片の電極からなる。25〜28は
データ信号の人力、29は大画素片の選択信号であり、
この信号を用いて書き込みの制御を行なう0ろ0.ろ1
、ろ2はラッチを構成するクロックドインバータとイ
ンバータである。Hereinafter, a specific circuit for displaying black and white binary values, which is most suitable for displaying character/graphic information, will be explained. 2
In order to display a value, it is sufficient to hold one bit of data in each pixel. Each small pixel piece is designated as rOJ or "1" by external writing, and this information is used to control the signal of the liquid crystal drive electrode. FIG. 4 shows the circuit structure of one large pixel piece, which consists of electrodes of four small square pieces numbered 21 to 24. 25 to 28 are data signal input signals, 29 is a large pixel piece selection signal,
This signal is used to control writing. Ro1
, 2 are a clocked inverter and an inverter that constitute a latch.
次に上述の記憶回路のデータを用いて、駆動電極信号を
制御する回路について述べる・33の破線はコモン信号
の供給ラインである。このコモン信号は52 Hzの方
形波が通常用いられる。この信号は、土部パネルの全体
に形成された透明電極に印加されるほか、各画素内にも
導かねる。ろ4と35のクロックドインバータの入力信
号を記憶回路のデータで制御し開閉をする。ランチに書
き込まれた情報により、ろ6のコンタクトを通じて、2
4の小画素片の′電極にはコモン信号か反転コモン信号
のどちらかが供給され、液晶の白黒が決められるのであ
る。Next, a circuit for controlling drive electrode signals using the data of the above-mentioned memory circuit will be described.The broken line 33 is the common signal supply line. A 52 Hz square wave is normally used as this common signal. This signal is not only applied to transparent electrodes formed throughout the Dobe panel, but also not guided into each pixel. The input signals of the clocked inverters in filters 4 and 35 are controlled by the data in the memory circuit to open and close them. Based on the information written in Lunch, through Ro6's contact, 2
Either a common signal or an inverted common signal is supplied to the 'electrode of the 4th small pixel piece, and black and white of the liquid crystal is determined.
本実施例においては、各画素にスタティック記憶回路を
持つ液晶パネルについて説明したが、より簡単なグイナ
ミノク記憶回路を持つ液晶パネルにも本発明は適用可能
である。特許請求の範囲第1項に記載されているように
、本発明は、視角的に三角形である小画素片を文字・図
形の斜線部の表現に使用することを特徴としているので
あって、必ずしも数学的に正確な三角形である必要はな
く、目で見た時に正角形状の画素電極を有していれば十
分である。In this embodiment, a liquid crystal panel having a static memory circuit in each pixel has been described, but the present invention is also applicable to a liquid crystal panel having a simpler memory circuit. As stated in claim 1, the present invention is characterized in that a small pixel piece that is triangular in visual angle is used to represent a hatched part of a character or figure. It is not necessary that the pixel electrode be a mathematically accurate triangle; it is sufficient that the pixel electrode has a regular square shape when viewed visually.
上記のように、本発明の本質は画素電極の形状と配置に
新規なデザイン性を持たらすことにあり、その応用は液
晶アクティブパネルて限定されることはなく、エレクト
ロクロミック表示体、プラズマディスプレイ、螢光表示
管、エレクトロルミネッセンス表示体、発光ダイオード
等、全てのドツトマトリックス表示装置て適用されるも
のである。As mentioned above, the essence of the present invention is to provide a new design to the shape and arrangement of pixel electrodes, and its application is not limited to liquid crystal active panels, but also electrochromic displays, plasma displays, It is applicable to all dot matrix display devices such as fluorescent display tubes, electroluminescent displays, and light emitting diodes.
一般に、ドツトマトリックス表示装置は、そのドツトサ
イズを縮少してゆけば、微細な表現が可能になるが、結
線数が増大することによるコストの上昇をともなったり
、表示デバイスの小型化には工業的限界がともなったり
するので、従来、文字・図形のデーリイン性の向上は困
難であった0ところが、本発明によるドツトマトリック
ス表示装置?′(は、ドツトサイズを極端に微細化した
り、ドツト数の増大に比例して、結線数を増加させる必
要なし罠、効率良くデザイン性の向上を可能にするので
、数字ばかりではなく、英文字、漢字、アニメーション
表示姶において高品質の画像を提供することができる。In general, with dot matrix display devices, if the dot size is reduced, it becomes possible to express finer details, but this increases the cost due to the increase in the number of connections, and there are industrial limits to miniaturizing the display device. Conventionally, it has been difficult to improve the day-in performance of characters and graphics because of the problems associated with the dot matrix display device of the present invention. ′() makes it possible to efficiently improve design without the need to extremely miniaturize the dot size or increase the number of connections in proportion to the increase in the number of dots. It can provide high quality images for displaying kanji and animation.
【図面の簡単な説明】
第1図(A) 、 (A’ ) 、 (t、、″)は従
来のドツトマトリックス表示装置i”jによる表示例を
示す図、第1図(B)、 (B’) 、 (B“)は本
発明によるドツトマトリックス表示装置による表示例を
示す図、第2図は本発明によるドノトマ)・リノクス表
示装fl”ffiの小画素片のフロック図、第6図は本
発明によるドツトマトリックス表示装置の実施例のブロ
ック図、第4図は本発明によるドツトマトリックス表示
装置の実施例の回路図である。
1−・小画素片
2−スタティック記憶回路
乙・・画素選択制御信号 4・データ信号5・・・駆動
制御回路 6・・記憶回路のチータフ・駆動信号
8・被制御信号9・液晶層
10・・−上パネル入力信号
11・・大画素片 1′5・・外部信号14・・
−デコード回路 15・・−外部信号16・・データ
ラッチ回路
17・・外部信号
18.19・・・クロック信号
20・・・コモンドライバー
21.22,2ろ、24・小画素片の電極25.26,
27.28・・・データ信号29・・・画素選択制御信
号
60、ろ1・・クロックドインパーク
32・・・インハータ
33・コモン信号
34 、ろ5−・クロックドインバータろ6・・コンタ
クト
以 上
出願人 株式会社諏訪精工舎
代理人 弁理士 最−1−務
(△) (B)
(A’) CB’)(A・リ
(B″う纂 1図
0
不zl
1917
で
て
1 ・1(イ′1の表;1・
1i何:: 581 酎1′(願第 679941
32 発明の名杓、
ドツトマトリックス表示装置
3 仙−1をする名
代表取締役 中 村 恒 也
4 代 理 人
東京都(シ、谷区神宮前2−1’ tT]6番8シ〕5
111′111−命令の111・y
(召r:1s8i17 月26[]
手 続 補 正−!S−(方式)
%式%
r(A’lf:ボン表示での表明7、(A“)はイ・ガ
表示での表現で−1とあるを、
r(B)+・ゴボジ表示での表現、(C)はイ・ガ表示
での表現でjに補正する。
” !J[]4’ 3頁下から5行1][例えば、
(A′)のようにボン表示の場合Vこ1とあるを、
「例えば、(B)のようにポジ表示の鳴4〜に1に補正
する。
6 明細II 3頁下から6行目
「(A“)のネガ表示の場合vc hi、 、l ど・
ちるを「(C)のネガ表示の場合に′」」にネlIj止
す乙、4 明利I書 4眞下から7行(」
「第1図(B)は1.1とあるを
「第1図(Dlfd、」に補正する。
5、 明細書 4頁下から5灼゛目〜IIす4行目「(
ビ)はポジ表示、(Fイ′)はネガ表示にLる表現であ
る。」とあるを
「(E)はポジ表示、(F)はネガ表示による表現であ
る。」に補正する。
6 明、ill書 9負下から7行目〜同5行目「第1
図(A)、(A′)、(A’つ け従来のドツトマトリ
ックス表示装置による表示例を示す図、第1図(B)、
(13’)、(B’つ は本発明による」とあるを、
[第1図(A);(B)、(C)!は従来のドツトマト
リックス表示装置による表示例を示す図、第1図CD)
、(m)、(F) (l−1:本発明による」に補正す
るO
l 第1図(A)(A′)(A′す(B) (B’)
(、B”)を補正し、第11凶(A) (B) (
C少 (D) (E)(F)として添付する。
以 上
代理人 汲 上 務
(イ)
(A)
(B、1
第1
(し)
(E)
(F)
図[Brief Description of the Drawings] Figures 1 (A), (A'), (t,,'') are diagrams showing examples of display by a conventional dot matrix display device i''j, and Figure 1 (B), ( B') and (B") are diagrams showing display examples by the dot matrix display device according to the present invention, FIG. 2 is a block diagram of small pixel pieces of the dot matrix display device fl"ffi according to the present invention, and FIG. 4 is a block diagram of an embodiment of the dot matrix display device according to the present invention, and FIG. 4 is a circuit diagram of the embodiment of the dot matrix display device according to the present invention. 1 - Small pixel piece 2 - Static memory circuit B... Pixel selection control signal 4 - Data signal 5... Drive control circuit 6... Memory circuit Cheetah drive signal
8. Controlled signal 9. Liquid crystal layer 10... - Upper panel input signal 11... Large pixel piece 1'5... External signal 14...
-Decode circuit 15... -External signal 16...Data latch circuit 17...External signal 18.19...Clock signal 20...Common driver 21.22, 2, 24.Small pixel piece electrode 25. 26,
27.28...Data signal 29...Pixel selection control signal 60, Lo1...Clocked in park 32...Inharter 33, common signal 34, Lo5--Clocked inverter Lo6...Contact or more Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney
(B''Escoration 1 Figure 0 Fuzl 1917 Dete 1 ・1 (Table of A′1; 1・1i What:: 581 Shochu 1′ (Gan No. 679941
32 Dot matrix display device 3, the master of invention Representative Director Tsuneya Nakamura 4 Acting Director Tokyo (2-1 Jingumae, Tani-ku, Tokyo) No. 6, No. 8, No. 5
111'111-Instruction 111・y (Summon r:1s8i17/26[] Procedure Correction-!S-(Method) % expression% r(A'lf: Assertion 7 in Bonn display, (A") is The expression -1 in the i-ga display is corrected to r(B)+-goboji display, and (C) is corrected to j in the i-ga display.''!J[]4' 5 lines 1 from the bottom of page 3] [For example,
In the case of a positive display as in (A'), the word V 1 should be corrected to ``1'' for a positive display as in (B). 6 Specification II, 6th line from the bottom of page 3, `` In the case of negative display of (A"), vc hi, , l do.
``In the case of negative display of (C)''', the first line should be changed to ``In the case of negative display of (C)''. 1 (Dlfd,"). 5. Specification, page 4, 5th row from the bottom to II, 4th line "(
B) is a positive display, and (FI') is a negative display. " is corrected to "(E) is a positive display, and (F) is a negative display." 6 Ming, Book of ill, 7th line from the bottom of 9th line to 5th line of the same line “1st
Figures (A), (A'), (A' is a diagram showing an example of display by a conventional dot matrix display device, Figure 1 (B),
(13'), (B' is based on the present invention). Figure CD)
, (m), (F) (l-1: Corrected to "according to the present invention")
(, B”) is corrected, and the 11th evil (A) (B) (
C Small (D) (E) Attach as (F). (A) (B, 1) (E) (F) Figure
Claims (1)
Yラインを有するマトリックス状の表示デバイスにおい
て、当該マ) +)ノクスの各交点に配置された画素単
位が、視覚的に矩形である相対的に大きな画素片からな
り、当該画素片が、前記矩形の2本の対角線により分割
される視覚的に三角形である4個の相対的に小さな画素
片群から構成されることを特徴とするドツトマトリック
ス表示装置0 (2) 前記表示デバイスは、液晶表示体を用いるこ
とを特徴とする特許請求の範囲第1項記載のドツトマト
リックス表示装置。 (3) 前記表示デバイスは、エレクトロクロミック
表示体を用いることを特徴とする特許請求の範囲第1項
記載のドツトマトリックス表示装置○(4)前記に.
示yバイスは、プラズマディスプレイを用いることを特
徴とする特許請求の範囲第1項記載のドツトマトリック
ス表示装置。 (5) 前記表示デバイスは、螢光表示管を用いるこ
とを特徴とする特許請求の範囲第1項記載の)゛ノドマ
トリックス表示装置。 (6)前記表示デバイスは、エレクトロルミネッセンス
表示体を用いることを特徴とする特許請求の範囲第1項
記載のドツトマトリックス表示装置¥t 0(7)
前記表示デバイスは、発光ダイオード表示体を用いるこ
とを特徴とする特許請求の範囲第1項記載のトノ)・マ
トリックス表示装置。[Claims] (1) In a matrix-like display device having a plurality of X lines and a plurality of Y lines intersecting the X lines, a pixel unit arranged at each intersection of the matrix , consisting of a relatively large pixel piece that is visually rectangular, which pixel piece is composed of a group of four relatively small pixel pieces that are visually triangular and divided by two diagonals of the rectangle. (2) The dot matrix display device according to claim 1, wherein the display device uses a liquid crystal display. (3) The dot matrix display device according to claim 1, wherein the display device uses an electrochromic display body (4) The above.
2. The dot matrix display device according to claim 1, wherein the display device uses a plasma display. (5) A node matrix display device according to claim 1, wherein the display device uses a fluorescent display tube. (6) The dot matrix display device according to claim 1, characterized in that the display device uses an electroluminescent display material.¥t0(7)
2. The tomatrix display device according to claim 1, wherein said display device uses a light emitting diode display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6799483A JPS59193487A (en) | 1983-04-18 | 1983-04-18 | Dot matrix display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6799483A JPS59193487A (en) | 1983-04-18 | 1983-04-18 | Dot matrix display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59193487A true JPS59193487A (en) | 1984-11-02 |
Family
ID=13361023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6799483A Pending JPS59193487A (en) | 1983-04-18 | 1983-04-18 | Dot matrix display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59193487A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5722891A (en) * | 1994-04-05 | 1998-03-03 | Eagle Co., Ltd. | Slot machine having two distinct sets of reels |
WO2005088588A1 (en) * | 2004-03-16 | 2005-09-22 | A'syck Co., Ltd. | Display unit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843488A (en) * | 1981-09-09 | 1983-03-14 | 株式会社日立製作所 | Liquid crystal display element |
-
1983
- 1983-04-18 JP JP6799483A patent/JPS59193487A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843488A (en) * | 1981-09-09 | 1983-03-14 | 株式会社日立製作所 | Liquid crystal display element |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5722891A (en) * | 1994-04-05 | 1998-03-03 | Eagle Co., Ltd. | Slot machine having two distinct sets of reels |
WO2005088588A1 (en) * | 2004-03-16 | 2005-09-22 | A'syck Co., Ltd. | Display unit |
US7337565B2 (en) | 2004-03-16 | 2008-03-04 | A'syck Co., Ltd. | Display unit |
CN100452118C (en) * | 2004-03-16 | 2009-01-14 | 爱西科株式会社 | Display unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2958114B2 (en) | Electrophoretic display capable of gray scale display using area modulation method | |
US5254981A (en) | Electrophoretic display employing gray scale capability utilizing area modulation | |
JPS6238709B2 (en) | ||
JPS60189789A (en) | Display unit | |
US7038668B2 (en) | Picture displaying apparatus, which does not require a calculating circuit, when the screen saver function is attained, and a method of driving the same | |
JPS6337394A (en) | Matrix display device | |
US5241304A (en) | Dot-matrix display apparatus | |
JP3338259B2 (en) | Liquid crystal display | |
JPS59193487A (en) | Dot matrix display unit | |
JPS62175714A (en) | Operation system of matrix type ferroelectric liquid crystal panel | |
JPS59155832A (en) | Half tone displaying liquid crystal panel | |
JP2599359B2 (en) | Display control device | |
JPS59214015A (en) | Liquid-crystal display device | |
CN113539193B (en) | Liquid crystal display control method and device and computer readable storage medium | |
JPS61256387A (en) | Phase transfer type liquid crystal display unit | |
JPH07191625A (en) | Display device | |
JPH03134695A (en) | Liquid crystal display device | |
JPH0635420A (en) | Flat panel display | |
JPH0316035B2 (en) | ||
JPH01149687A (en) | Matrix type display device | |
JPH0364078B2 (en) | ||
JPH03174117A (en) | Gradation display method of liquid crystal panel | |
JPS59108680A (en) | elevator control device | |
JPH01222294A (en) | Liquid crystal display device | |
JPS6321696A (en) | Matrix display panel unit |