JPS59178487A - Display unit - Google Patents
Display unitInfo
- Publication number
- JPS59178487A JPS59178487A JP58055591A JP5559183A JPS59178487A JP S59178487 A JPS59178487 A JP S59178487A JP 58055591 A JP58055591 A JP 58055591A JP 5559183 A JP5559183 A JP 5559183A JP S59178487 A JPS59178487 A JP S59178487A
- Authority
- JP
- Japan
- Prior art keywords
- display
- controller
- crt
- video ram
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
この発明は、中央処理装置ｃ以下ＣＰＵと称すンにエリ
メモリに書き込まれるデータをコントローラを介して表
示するディスグレイ装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display gray device that displays data written to an elliptical memory by a central processing unit (hereinafter referred to as CPU) via a controller.
従来、この種の装を侑として第１図のようなものがあっ
た。１はブラウン管などのＣＲＴディスプレイ、２は１
個のメモリであるビデオＲＡＭ（ランダム・アクセス・
メモリ）、３はＣＲＴコントローラ、４はＣＰＵ、５は
切換手段である。まずＣＰＵ４によりビデオＲＡＭ２＆
Ｃ，ＣＲＴｆイスプレイ１上に表示する画面内容（デー
タ）′ｔ−書き込み、その後に切換手段５によりビデオ
ＲＡＭ２ＩｃＲＴコントローラ３に接続して、ビデオＲ
ＡＭ２の画面内容をＣＲＴコントローラ３によって読み
出して、ＣＲＴディスプレイ１に表示する。Traditionally, this type of attire was used as a bow, as shown in Figure 1. 1 is a CRT display such as a cathode ray tube, 2 is 1
Video RAM (Random Access Memory)
3 is a CRT controller, 4 is a CPU, and 5 is a switching means. First, CPU 4 stores video RAM 2 &
C, write the screen content (data) to be displayed on the CRT display 1, and then connect it to the video RAM 2 IC RT controller 3 using the switching means 5, and write the screen content (data) to be displayed on the CRT display 1.
The screen contents of AM2 are read out by the CRT controller 3 and displayed on the CRT display 1.
このように、従来装置ではビデオＲＡＭ２が１個である
ため、画面の表示を行うＣＲＴコントローラ３と画面デ
ータを更新するＣＰＵ４が時分割で交互にビデオＲＡＭ
２に接続され動作していた。In this way, since the conventional device has only one video RAM 2, the CRT controller 3, which displays the screen, and the CPU 4, which updates screen data, alternately use the video RAM 2 in a time-sharing manner.
2 was connected and working.
そのため、ＣＲＴコントローラ３がビデオＲＡＭ２と接
続されてＣＲＴディスプレイ１に表示？行なっていると
きは、ＣＰＵ４は休止しており、ＣＲＴコントローラ３
の動作終了まで時間待ちしなければならなかった。Therefore, the CRT controller 3 is connected to the video RAM 2 and displayed on the CRT display 1? While this is being done, the CPU 4 is inactive and the CRT controller 3 is
I had to wait a while for the operation to finish.
また、ＣＲＴディスグレイ１に画面を表示するためＫは
ＣＲＴコントローラ３は常にビデオＲＡＭ２と接続され
ていなければならないため、ＣＰＵ４からビデオＲＡＭ
２に次の画面内容を書き込む処理は、できるだ叶短時間
処理が要求される。そのため、ビデオＲＡＭ２には、読
出し書き込み速度の速いメモリが使用され、周辺回路も
できるだけ遅れ時間を蝮かくする必要があった。In addition, in order to display the screen on the CRT display gray 1, the CRT controller 3 must always be connected to the video RAM 2, so the video RAM is transferred from the CPU 4 to the video RAM 2.
The process of writing the next screen content in 2 requires as short a time as possible. Therefore, a memory with a high read/write speed is used as the video RAM 2, and it is necessary to minimize the delay time of the peripheral circuits as well.
この発明は、上記のような従来装置のもつ欠点を除去す
るもので、その構成は、メモリを複数個設け、各々のメ
モＩＪ ｆｆｉ交互に中央処理装置とディスグレイコン
トローラに切換接続するディスグレイ装置である。The present invention eliminates the drawbacks of the conventional device as described above, and its configuration is a disk gray device in which a plurality of memories are provided and each memory is connected alternately to a central processing unit and a disk gray controller. It is.
以下、この発明の一実施例を第２図にエリ説明する。An embodiment of the present invention will be explained below with reference to FIG.
１はＣＲＴディスプレイ、２Ａ、２ＢはビデオＲＡＭ、
３はＣＲＴコントローラ、４はＣＰＵ。1 is a CRT display, 2A and 2B are video RAM,
3 is a CRT controller, 4 is a CPU.
５は切換手段である。図示のように切換手段５により、
一方のビデオＲＡＭ２ＡｆＪ″−ＣＲＴコントローラ３
に接続されていて、その画面内容を読み出してＣＲＴデ
ィスプレイ１に表示しているとき、他方のビデオＲＡＭ
２ ＢはＣＰＵ４に接続されて、次の画面内容が書き込
まれて更新される。ビデオＲＡ Ｍ ２ Ａの画面内容
の表示が終了すると、切換手段５によりビデオＲＡＭ２
Ｂ′ｂ″−ＣＲＴコントローラ３に接続されて、その記
憶内容がＣＲＴディスゾレイ１に表示されると同時に、
ビデオＲＡＭ２人はＣＰＵ４に接続されて次の画面内容
が書き込まれる。このような操作をＩＩ次繰り返えす。5 is a switching means. As shown in the figure, by the switching means 5,
One video RAM2AfJ″-CRT controller 3
is connected to the other video RAM, and when the screen contents are read out and displayed on CRT display 1,
2B is connected to the CPU 4, and the next screen content is written and updated. When the display of the screen contents of video RAM 2A is finished, the switching means 5 switches the video RAM 2
B'b'' - is connected to the CRT controller 3, and at the same time its memory contents are displayed on the CRT display 1.
Two video RAMs are connected to the CPU 4 and the next screen contents are written therein. This operation is repeated twice.
このように、ビデオＲＡＭを２個用いてそれぞれを交互
にＣＰＵ４とＣＲＴコントローラ３に接続するからＣＰ
Ｕ４の待ち時間はなく、他方のビデオＲＡＭの記憶内容
が表示されている時間内に画面データを書き込むことが
できるから、ＣＰＵ４の処理時間に余裕ができ、メモリ
として速度の遅いものでも使用できる。In this way, since two video RAMs are used and each is connected alternately to the CPU 4 and the CRT controller 3, the CPU
There is no waiting time for U4, and screen data can be written within the time that the storage contents of the other video RAM are being displayed, so the processing time of the CPU 4 can be spared, and even a slow memory can be used.
上記実施例では、ディスプレイとして、ブラウン管など
のＣＲＴディスプレイを用いているが、プラズマディス
プレイ、プリンタ、タイプライタナトのディスプレイと
それら全コントロールスルコントローラを使用すること
もできる。In the above embodiment, a CRT display such as a cathode ray tube is used as the display, but a plasma display, a printer, a typewriter display, and a controller for controlling all of them may also be used.
以上説明したように、この発明は、ディスグレイ装置に
おいて、メモリを複数個設け、各々のメモリを、データ
を書き込む中央処理装置とディスプレイコントローラに
交互に接続するようにしたので、従来装置のようにディ
スプレイコントローラとメモリが接続されている間、中
央処理装置が待つ時間がないため処理速度が向上し、新
しいデータを一瞬にしてディスグレイでき、又、メモリ
ー として、■き込み読み出し時間の速い高価なメモリ
を使用する必要がないという効果がある。As explained above, the present invention provides a DISGray device with a plurality of memories, and connects each memory alternately to the central processing unit that writes data and the display controller, so that it can be used in a display controller as in the conventional device. While the display controller and memory are connected, the central processing unit does not have to wait, which improves processing speed and allows new data to be instantly displayed. The effect is that there is no need to use memory.
第１図は、従来装置の回路図、第２図は、本発明の一実
施例を示す回路図である。
１・・・・・・ＣＲＴディスグレイ
２．２Ａ、２Ｂ・・・・・−ビデオＲＡ Ｍ３・・・・
・・ＣＲＴコントローラ
４・・・・・・ＣＰＵ
５、・・・・・・切換手段
なお、図中、同一符号は同−又は相当部分金示す。FIG. 1 is a circuit diagram of a conventional device, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. 1...CRT display gray 2.2A, 2B...-Video RA M3...
. . . CRT controller 4 . . . CPU 5, .
Claims (1)
のメモリと、メモリへデータ、全書き込む中央処理装置
と、前記複数個のメモリの各々を交互罠ディスプレイコ
ントローラと中央処理装置へ切換接続する切換手段から
成るディスグレイ装置。A display comprising a display controller, a display controller, a plurality of memories, a central processing unit for writing all data to the memories, and switching means for alternately connecting each of the plurality of memories to the display controller and the central processing unit. gray equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055591A JPS59178487A (en) | 1983-03-29 | 1983-03-29 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055591A JPS59178487A (en) | 1983-03-29 | 1983-03-29 | Display unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178487A true JPS59178487A (en) | 1984-10-09 |
Family
ID=13002991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055591A Pending JPS59178487A (en) | 1983-03-29 | 1983-03-29 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178487A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122693A (en) * | 1984-11-15 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Electrochromic matrix dipslay unit |
| JPS61256433A (en) * | 1985-05-09 | 1986-11-14 | Japanese National Railways<Jnr> | Crt display controller |
| JPS6211889A (en) * | 1985-07-10 | 1987-01-20 | 株式会社日立製作所 | display device |
| JPS6468788A (en) * | 1987-09-09 | 1989-03-14 | Asahi Shimbun Publishing | Display image switching apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143485A (en) * | 1980-04-11 | 1981-11-09 | Tokyo Shibaura Electric Co | Moving picture display unit |
-
1983
- 1983-03-29 JP JP58055591A patent/JPS59178487A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143485A (en) * | 1980-04-11 | 1981-11-09 | Tokyo Shibaura Electric Co | Moving picture display unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122693A (en) * | 1984-11-15 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Electrochromic matrix dipslay unit |
| JPS61256433A (en) * | 1985-05-09 | 1986-11-14 | Japanese National Railways<Jnr> | Crt display controller |
| JPS6211889A (en) * | 1985-07-10 | 1987-01-20 | 株式会社日立製作所 | display device |
| JPS6468788A (en) * | 1987-09-09 | 1989-03-14 | Asahi Shimbun Publishing | Display image switching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139241A (en) | Picture memory access system | |
| JPS5987569A (en) | Automatic continuous processing circuit of data | |
| JPS59178487A (en) | Display unit | |
| JPH05224866A (en) | Graphic-information processing system | |
| JPS6122391A (en) | Display device copy control method | |
| JPS59101089A (en) | Memory circuit | |
| JPH04349496A (en) | Image processing device and its method | |
| JPS58136093A (en) | Display controller | |
| JPH08194818A (en) | Picture processing system, its storage device and its accessing method | |
| JPS6221191A (en) | Display controller | |
| JPH0754544B2 (en) | Image memory access circuit | |
| JPS6138987A (en) | Crt controller | |
| JPS5991560A (en) | Microprocessor | |
| JPH02299076A (en) | Image data upside down system | |
| JPS6383854A (en) | Data transfer circuit | |
| JPS58208782A (en) | Display controller | |
| JPS63178320A (en) | Multi-window display device | |
| JPH0612368A (en) | High-definition image processor | |
| JPS63121889A (en) | Bit map type display device | |
| JPS58205810A (en) | Composite image display device | |
| JPS60129786A (en) | Image memory | |
| JPH04151195A (en) | Image display device | |
| JPH03233780A (en) | Bus access system | |
| JPS60178484A (en) | Display unit | |
| JPS60173587A (en) | Data processor |