[go: up one dir, main page]

JPS59177588A - 動画表示装置 - Google Patents

動画表示装置

Info

Publication number
JPS59177588A
JPS59177588A JP58052871A JP5287183A JPS59177588A JP S59177588 A JPS59177588 A JP S59177588A JP 58052871 A JP58052871 A JP 58052871A JP 5287183 A JP5287183 A JP 5287183A JP S59177588 A JPS59177588 A JP S59177588A
Authority
JP
Japan
Prior art keywords
display
writing
controller
display device
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58052871A
Other languages
English (en)
Inventor
仁規 辻堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58052871A priority Critical patent/JPS59177588A/ja
Publication of JPS59177588A publication Critical patent/JPS59177588A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、高速化をはかったグラフインク・ディスプ
レイ装Wt、を用いた動画表示映tK関するものである
第1図は従来のグラフィック・ディスプレイ装置の構成
図の一例であり、この図で、1はグラフインク・ディス
プレイ・コントローラ(以下単にコントローラという)
、2は前記コントローラ1のアドレスバス、3は前記コ
ントローラ1のデータバス、4は前記コントローラ1の
コントローフレバス45は書込み制御回路、(ia’、
6bは画像データを記録するフレーム・メモリ、7は表
示制御回路、aはCRT表示i[,9はCPUの/Cス
である。
従来のグラフインク・ディスプレイ装置は上記のように
構成され、コントローラ1はアドレスバス2を介してフ
レーム・メモリ(ia、6bへ表示するアドレスを送出
し、その出ガデータ(ま表示几IJ御回路7により、選
択あるいは重ね合わさ°ねてCRT表示装置8に表示さ
ねる。まTこ、コントローラ1はアドレスバス2を介し
て、フレーム・メモリ6a+6bへ書込みアドレスを送
出し、入力データ書込みパルスはそjぞれデークツ(ス
3.コントp−ルバ6ス4を介し書込み制御回路5によ
って選択され、フV−ム・メモリ6a、6bへの書込み
を行う。
しかるに、上記のように表示用と書込み用のコントロー
ラ1が同一で、また、7ドレスバス2を表示時と書込み
時に共用しているため、ちらつきのない表示画面を得る
Kは、7ドンスの競合を防止するfこめに表示時に書込
みを禁止するなどの対策を必要とし、書込み速度ケ著し
く低下させていた。このことは高速での書込み、消去の
必要な動画表示の大きなネックとなっていた。
この発明は、上記従来の課題にかんがみなさjたもので
あり、その目的は、高速で書込み可能な動画表示装置を
提供することにある。以下この発明な図面に基づき説明
する。
第2図はこの発明の一実施例1示て構成図であり、この
図で、1aは表示用あるいは表示書込み兼用のグラフイ
ンク・ディスプレイ・コントp −ラ(以下単に表示用
コントロー人という)、1bは書込み用あるいは表示書
込み兼用のグラフィック・ナイスプレイ・コントローラ
c以下単VC書込み用フンl−c−−ラという)、2a
、  2b、3a。
、3b、4a、4bはそれぞれの表示用、書込み用コン
トローラ1a、1bのアドレスバス、テークバス、コン
トロールバス、50は前記アドレス/・ス2a、2bの
制御な含む書込み制御回路、6a。
6b〜9は上記第1図の従来例と全く同一のものである
上記のように購成さrたグラフインク・ディスプレイ装
置による動画表示方法の一例を以下に説明する。
マス、表示用コントローラ1aをフレーム・メモIJ 
6 aに接続し、表示制御回路7忙よってこの画像テー
クを表示可能とする。−力、書込み用コントローラ1b
をフレーム・メモリ6bに接続シ、表示制御回路7によ
ってこの画像ナー゛りを表示不可能としておき、書込み
用コントルーラ1bによって書込み制御回路50を介し
て画像データをフレーム・メモリ6bK書き込む。この
時、フレーム・メモリ6 b 17)画像デ〜りの表示
は不可能で、かつ潜込み中の7、ドレスバスは表示中の
アドレスバスと分離しているので、書込みの禁止などの
制御を行わなくとも表示画面にちらつきなどは生じない
書込みが完了した次の帰線期間中に、今度は表示用コン
トローラ1aをフレーム・メモリ6bK、射込ミ用コン
トローラ1bをフレーム・メモリ6a匠接続し、同時に
表示制御回路7によってフレーム−メモリ6bの画像デ
ータを表示可能に一フレーム・メモJ6aの画像データ
を表示不可能にし、フレーム−メモリ6aの画像を消去
する。以上な連続的に繰り返丁ことによって〜高速でち
らつきのない動画を表示することができる。。
第3図はデータの書込みタイミングの説明図で、この図
で、10は水平同期信号、11はブランキング信号であ
り、A、Bは第1図の従来の動画表示装置におけする書
込円可能域Jと1書込み禁止域を示し、Cはこの発明に
おける書込み可能域を示している。
第4図はこの発明の動画表示における灸フl/ −ム・
メモ’) 6 a +  fi bの状態遷移図の一例
ケ示すものである。この図で、12は垂直同期信号、1
3は前記フレーム・メモ175aKおける状態遷移図、
14は前記フレーム・メモリ6’ b Kおける状態遷
移図であり、各状態遷移図13.14中のDは表示すイ
クル、Eは消去サイクル、Fは書込みサイクルを表わし
ている。
第4図からもフレーム・メモリ6a、6bが交互に消去
・書込み後〜表示を行うことがわかる。
なお、上記の実施例では、2枚のフレーム・メモリを切
り換える場合について示して・いるが、3枚以上の画面
の切り換えによる実施も可能である。
さらに−静止画像をある7・レーム・メモリに保持し表
示しておき、こtlを動画とを重ね合わせて表示するこ
とも容易にできる。また、カラー・グラフインク・ディ
スプレイ装置によって構成すれば、例えば静止部を緑色
で、動画部を黄色で表示することにより、画像の認Rを
容易にすることも、ゞできる。
以上詳細に説明したように、この発明は複数のフレーム
・メモリと、表示用あるζいは表示書込み兼用グラフイ
ンク・ディスプレイ・コントローラと、書込み用あるい
は表示潜込み兼用グラフインク傘ディスプレイ・コン)
・ローラと、各コントローラとフレーム・メモリ間に設
けられた書込み制御回路とを有するので、表示中のフレ
一ム・メモリと書込み中のフレーム・メモリとを全く別
個に駆動でき、したがって、書込みと表示を交互に連続
的に繰り返すことにより、高速でちらつぎのない動画の
表示が可能である利点を有する。
【図面の簡単な説明】
第1図は従来のグラフインク・ディスプレイ装置の構成
図、第2図はこの発明の一実施例による動画表示装置の
構成図、第3図はテークの書込みタイミングの説明図、
第4図はこの発明による動画表示における各フレーム・
メモリの状態遷移図の一例を示す図である。 図中、1aは表示用フン)p−ラ、1bは書込み用コン
トルーラ、2a、2bはアドレスバス。 3a、3bはデータバス、4a、4bi’j−コントロ
ールバス、6a、6bはフレーム・メモリ、7は表示制
御回路、8はCRT表示装置、50は書込み制御回路で
ある。なお、図中の同一符号は同一またをま相当部分を
示す。 代理人  葛 野 信 −(外1名) 第3図 6 第2図 897− 第3図 第4図 146F        DIE

Claims (1)

    【特許請求の範囲】
  1. 画像データを格納する複数のフレーム・メモリを有し、
    それぞれの画像データを任意に表示、消去、あるいは書
    込みのできるグラフインク・ディスプレイ装置を用いた
    動画表示装置において、少なくとも1つの表示用あるい
    は表示書込み兼用ゲラフィン°り・ディスプレイ・コン
    トローラと、少なくとも1つの書込み用あるいは表示書
    込み兼用グラフインク・ディスプレイ・コントルーラと
    、前記各コントローラと前記フレーム・メモリ間に設け
    られアドレスバス、データバス、およびコントルールバ
    スを制御する書込み制御回路とを有することを特徴と1
    する動画表示装置。
JP58052871A 1983-03-29 1983-03-29 動画表示装置 Pending JPS59177588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58052871A JPS59177588A (ja) 1983-03-29 1983-03-29 動画表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58052871A JPS59177588A (ja) 1983-03-29 1983-03-29 動画表示装置

Publications (1)

Publication Number Publication Date
JPS59177588A true JPS59177588A (ja) 1984-10-08

Family

ID=12926936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58052871A Pending JPS59177588A (ja) 1983-03-29 1983-03-29 動画表示装置

Country Status (1)

Country Link
JP (1) JPS59177588A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61122693A (ja) * 1984-11-15 1986-06-10 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション エレクトロクロミツク・マトリツクス表示装置
JPH02157797A (ja) * 1988-12-09 1990-06-18 Pfu Ltd フレーム・データ制御方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61122693A (ja) * 1984-11-15 1986-06-10 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション エレクトロクロミツク・マトリツクス表示装置
JPH02157797A (ja) * 1988-12-09 1990-06-18 Pfu Ltd フレーム・データ制御方式

Similar Documents

Publication Publication Date Title
JPH0327119B2 (ja)
US4633415A (en) Windowing and scrolling for a cathode-ray tube display
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPS62127888A (ja) ビデオ表示制御回路
JPS582874A (ja) フルグラフィックディスプレイ装置の画面構成変更回路
JPS59177588A (ja) 動画表示装置
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JP3169848B2 (ja) 図形表示装置および図形表示方法
JPS59140487A (ja) 反転表示制御装置
JPS6022184A (ja) 表示装置の制御方式
JP2568512B2 (ja) 画像表示装置
JPH0361199B2 (ja)
JPH0443594B2 (ja)
JPS645312B2 (ja)
JPH0778061A (ja) 動画表示装置
JPS5835592A (ja) 表示画面分割装置
JPS60205584A (ja) カラ−グラフイツクデイスプレイ装置
JPS62113193A (ja) 記憶回路
JPH0272390A (ja) Crt表示装置
JPS58112575A (ja) ビデオデイスプレイスクリ−ン上に同時に多数の移動標体を表示する方法
JPS60143388A (ja) 動画表示方式
JPH0832874A (ja) 4画面表示装置
JPH031775A (ja) 磁気記録再生装置のスーパーインポーズ装置
JPH0442197A (ja) 図形表示装置
JPS6116086A (ja) メモリ制御方式