JPS59175203A - 発振制御回路 - Google Patents
発振制御回路Info
- Publication number
- JPS59175203A JPS59175203A JP4959183A JP4959183A JPS59175203A JP S59175203 A JPS59175203 A JP S59175203A JP 4959183 A JP4959183 A JP 4959183A JP 4959183 A JP4959183 A JP 4959183A JP S59175203 A JPS59175203 A JP S59175203A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- output
- inverter
- level
- oscillation loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は発振制御回路に関し、外付けされる発振素子に
応じて自動的に該当する発振ループを選択するようにし
たものである。
応じて自動的に該当する発振ループを選択するようにし
たものである。
従来技術と問題点
集積回路（ＩＣ）、例えばマイクロプロセッサ内部で使
用するクロックの発生回路には水晶またはＣＲ（コンデ
ンサと抵抗）などの発振素子が外付けされるが、水晶ま
たはセラミック系の発振素子（以下、水晶振動子を例と
する）とＣＲ系の発振素子では発振ループの構成が異な
る。第１図はこの違いを示すもので、（ａｌは水晶系の
発振ループ、（ｂｌはＣＲ系の発振ループである。水晶
系の発振ループＬＰ＋は所定のゲインを有するインバー
タ■１と起動用の高抵抗Ｒ＋からなり、外部端子ＥＸ＋
とＥＸ２の間には水晶振動子Ｘが、また各端子とアース
間には容量ＣＩ、Ｃ２が外付けされる。一方、ＣＲ系の
発振ループＬＰ２はヒステリシスインバータＨ１と通常
のインバータ■１．■２からなり、外部端子ＥＸ＋とＥ
Ｘ２の間には抵抗Ｒ。
用するクロックの発生回路には水晶またはＣＲ（コンデ
ンサと抵抗）などの発振素子が外付けされるが、水晶ま
たはセラミック系の発振素子（以下、水晶振動子を例と
する）とＣＲ系の発振素子では発振ループの構成が異な
る。第１図はこの違いを示すもので、（ａｌは水晶系の
発振ループ、（ｂｌはＣＲ系の発振ループである。水晶
系の発振ループＬＰ＋は所定のゲインを有するインバー
タ■１と起動用の高抵抗Ｒ＋からなり、外部端子ＥＸ＋
とＥＸ２の間には水晶振動子Ｘが、また各端子とアース
間には容量ＣＩ、Ｃ２が外付けされる。一方、ＣＲ系の
発振ループＬＰ２はヒステリシスインバータＨ１と通常
のインバータ■１．■２からなり、外部端子ＥＸ＋とＥ
Ｘ２の間には抵抗Ｒ。
が、また端子ＥＸ＋とアース間には容量Ｃｏが外付けさ
れる。
れる。
ＩＣの製造段階では予め再発振ループＬＰ ＋。
Ｌ、Ｐ２は形成しておき、最終の配線工程等においてユ
ーザからの要望ち応じた発振ループだけを外部端子ＥＸ
Ｉ、ＥＸ２に接続する。従って外部から見れば使用でき
る発振ループはＬＰ＋かＬＰ２のいずれか一方だけであ
り、仮に発振ループＬ’Ｐ＋のＩＣにＣｏ、Ｒｏを付加
しても発振は生じない。
ーザからの要望ち応じた発振ループだけを外部端子ＥＸ
Ｉ、ＥＸ２に接続する。従って外部から見れば使用でき
る発振ループはＬＰ＋かＬＰ２のいずれか一方だけであ
り、仮に発振ループＬ’Ｐ＋のＩＣにＣｏ、Ｒｏを付加
しても発振は生じない。
逆に発振ループＬＰ２（７）ＩＣにＸ、Ｃ１，Ｃ２，を
付加しても安定した発振は期待できない。
付加しても安定した発振は期待できない。
発明の目的
本発明は、いずれの発振素子を外付けしても自動的に該
当する発振ループが選択されるようにして、この種のＩ
Ｃの製造を容易にすると共に発振素子の選択の自由度を
増そうとするものである。
当する発振ループが選択されるようにして、この種のＩ
Ｃの製造を容易にすると共に発振素子の選択の自由度を
増そうとするものである。
発明の構成
本発明の発振制裸回路は、水晶またはセラミ−ｔり系の
発振素子が外付けされることにより動作する第１の発振
ループと、ＣＲ系の発振素子が外付けされることにより
動作する第２の発振ループと、これら発振ループで共用
される発振素子接続用の外部端子と、該外部端子に生ず
る振幅の大小から外付された発振素子の種類を検出する
発振素子検出回路と、該検出回路の出力に応じて該当す
る発振ループだけを有効にする切替回路とを備えること
を特徴とするが、以下図示の実施例を参照しながらこれ
を詳細に説明する。
発振素子が外付けされることにより動作する第１の発振
ループと、ＣＲ系の発振素子が外付けされることにより
動作する第２の発振ループと、これら発振ループで共用
される発振素子接続用の外部端子と、該外部端子に生ず
る振幅の大小から外付された発振素子の種類を検出する
発振素子検出回路と、該検出回路の出力に応じて該当す
る発振ループだけを有効にする切替回路とを備えること
を特徴とするが、以下図示の実施例を参照しながらこれ
を詳細に説明する。
発明の実施例
第２図は本発明の一実施例を示す構成図で、ＤＥＴは外
部端子ＥＸ＋（ａ点）に生ずる発振波形の振幅から外部
端子ＥＸＩ、ＥＸ２に外付けされた発振素子の種類を検
出する回路、ＳＷは検出回路ＤＥＴの出力に応じて発振
ループＬＰ ＋、 ＬＰ ２のいずれか一方を選択す
る切替回路である。この切替回路ＳＷはＭＯＳトランジ
スタＴＩ、Ｔ２からなり、Ｔ１がオンすると起動用の高
抵抗Ｒ１と通常のインバータ■２からなる水晶系の発振
ループＬＰ＋が構成され、逆にＴ２がオンするとヒステ
リシスインバータＨ１と通常のインバータＩ＋。
部端子ＥＸ＋（ａ点）に生ずる発振波形の振幅から外部
端子ＥＸＩ、ＥＸ２に外付けされた発振素子の種類を検
出する回路、ＳＷは検出回路ＤＥＴの出力に応じて発振
ループＬＰ ＋、 ＬＰ ２のいずれか一方を選択す
る切替回路である。この切替回路ＳＷはＭＯＳトランジ
スタＴＩ、Ｔ２からなり、Ｔ１がオンすると起動用の高
抵抗Ｒ１と通常のインバータ■２からなる水晶系の発振
ループＬＰ＋が構成され、逆にＴ２がオンするとヒステ
リシスインバータＨ１と通常のインバータＩ＋。
Ｉ２からなるＣＲ系の発振ループＬＰ２が選択される。
検出回路ＤＥＴの入力部はインバータＩ３゜Ｉ４であり
、ま光出力部はＳ−Ｒ型のフリップフロップＦＦである
。そして、該フリップフロップがセント（Ｓ）された状
態のＱ出力でトランジスタＴ２をオンにし、その時のＱ
出力でトランジスタＴＩをオフにし、また該フリップフ
ロップがリセット（Ｒ”）された状態のＱ出力でトラン
ジスタＴ１をオンにし、その時のＱ出力でトランジスタ
Ｔ２をオフにする。
、ま光出力部はＳ−Ｒ型のフリップフロップＦＦである
。そして、該フリップフロップがセント（Ｓ）された状
態のＱ出力でトランジスタＴ２をオンにし、その時のＱ
出力でトランジスタＴＩをオフにし、また該フリップフ
ロップがリセット（Ｒ”）された状態のＱ出力でトラン
ジスタＴ１をオンにし、その時のＱ出力でトランジスタ
Ｔ２をオフにする。
第３図（ａｌはヒステリシスインバータＨｌの２つのス
レッショルド電圧Ｖ ｔｈ＋ 、 Ｖ ｔｈ２の説明図
であり、このインバータは入力電圧ＶＩＮがＶｔｈ２以
上になると出力電圧Ｖ（３）ＴはＬ（ロー）レベルにな
り、入力電圧ＶＩＮがＶｔｈ＋以下になると出力電圧Ｖ
ｏＵＴはＨ（ハイ）レベルになり、（Ｖｔｈ２−Ｖｔｔ
＋＋）なるヒステリシス幅を有する。検出回路ＤＥＴの
インバータＩ３は同図ｆｂｌに示すようにＶｔｈ＋より
僅かに低いスレッショルド電圧Ｖｔｈ３を有し、またイ
ンバータＩ４はＶｔｈ２より僅かに高いスレッショルド
電圧Ｖ’ｔｈ４を有する。上述した特性のヒステリシス
インバータＨ１が含、まれる発振ループＬＰ２を用いる
ＣＲ系の発振波形は、第３図（ｂｌのａ２のようにピー
クがＶｔｈ２、そしてボトムがＶｔｈ＋に制限される。
レッショルド電圧Ｖ ｔｈ＋ 、 Ｖ ｔｈ２の説明図
であり、このインバータは入力電圧ＶＩＮがＶｔｈ２以
上になると出力電圧Ｖ（３）ＴはＬ（ロー）レベルにな
り、入力電圧ＶＩＮがＶｔｈ＋以下になると出力電圧Ｖ
ｏＵＴはＨ（ハイ）レベルになり、（Ｖｔｈ２−Ｖｔｔ
＋＋）なるヒステリシス幅を有する。検出回路ＤＥＴの
インバータＩ３は同図ｆｂｌに示すようにＶｔｈ＋より
僅かに低いスレッショルド電圧Ｖｔｈ３を有し、またイ
ンバータＩ４はＶｔｈ２より僅かに高いスレッショルド
電圧Ｖ’ｔｈ４を有する。上述した特性のヒステリシス
インバータＨ１が含、まれる発振ループＬＰ２を用いる
ＣＲ系の発振波形は、第３図（ｂｌのａ２のようにピー
クがＶｔｈ２、そしてボトムがＶｔｈ＋に制限される。
即ち入力電圧がＶｔｈ２を越えるインハークＩＩの出力
はＩｌ、インバータ１１の出力はＨ，インバータ！２の
出力はしとなりこれがＲ’ ｏを通して入力へ帰還され
るので入力電圧は降下を始める。入力電圧が降下してＶ
Ｌｈ＋を越えるとインバータＨ１の出力はＨ、インバー
タＩ＋の出力はＩ５、インバータ■２の出力はＨとなり
、このＨレベルが帰還されるので入力電圧は上昇を始め
る。こうして入力電圧はほばＶｔｈ２〜Ｖｔｔ＋＋間の
比較的小さな振幅に制限される。これに対し、水晶系の
発振の振幅は水晶振動子及びインバータの特性、寄生容
量などにより定まり、比較的大きい。即ち発振波形は第
３図ｆｂ）のａｌのようにピークがＶｔｈ２を遥かに越
え、またボトムがｖＬｈ１以下に深く低下する。
はＩｌ、インバータ１１の出力はＨ，インバータ！２の
出力はしとなりこれがＲ’ ｏを通して入力へ帰還され
るので入力電圧は降下を始める。入力電圧が降下してＶ
Ｌｈ＋を越えるとインバータＨ１の出力はＨ、インバー
タＩ＋の出力はＩ５、インバータ■２の出力はＨとなり
、このＨレベルが帰還されるので入力電圧は上昇を始め
る。こうして入力電圧はほばＶｔｈ２〜Ｖｔｔ＋＋間の
比較的小さな振幅に制限される。これに対し、水晶系の
発振の振幅は水晶振動子及びインバータの特性、寄生容
量などにより定まり、比較的大きい。即ち発振波形は第
３図ｆｂ）のａｌのようにピークがＶｔｈ２を遥かに越
え、またボトムがｖＬｈ１以下に深く低下する。
検出回路ＤＥＴはこの違いにより接続された発振素子は
水晶振動子かＣＲ素子かを検出するものである。以下で
は説明を簡単にするために、外部端子ＥＸ＋’、ＥＸ２
にいずれかの発振素子が接続され、且つ正常な発振が生
じているものとする。
水晶振動子かＣＲ素子かを検出するものである。以下で
は説明を簡単にするために、外部端子ＥＸ＋’、ＥＸ２
にいずれかの発振素子が接続され、且つ正常な発振が生
じているものとする。
先ず、外部端子Ｅ Ｘ ＋ 、−Ｅ’Ｘ ２に第１図（
ｂｌと同様に抵抗Ｒｏと容量Ｃｏが接続されてＣ，Ｒ発
振が生じていると、ａ点の波形は第３図（ｂｌのａ２の
ように小振幅である。このためインバータＩ４にとって
は入力はＬレベルで出力はＨレベル、インバータＩ３に
とっては入力はＨレベルで出力はＬレベルである。イン
バータＩ３の出力はインバータＩ５で反転されるので、
アンドゲートＧの２人力は共にＨレベルとなる。この結
果ゲートＧの出力はＨとなるので、フリップフロップＦ
Ｆはセットされ、Ｑ出力がＨとなる。フリップフロップ
ＦＦのＱ出力がＨになるとトランジスタＴ２がオンして
ＣＲ系の発振ループＬＰ２が選択される。
ｂｌと同様に抵抗Ｒｏと容量Ｃｏが接続されてＣ，Ｒ発
振が生じていると、ａ点の波形は第３図（ｂｌのａ２の
ように小振幅である。このためインバータＩ４にとって
は入力はＬレベルで出力はＨレベル、インバータＩ３に
とっては入力はＨレベルで出力はＬレベルである。イン
バータＩ３の出力はインバータＩ５で反転されるので、
アンドゲートＧの２人力は共にＨレベルとなる。この結
果ゲートＧの出力はＨとなるので、フリップフロップＦ
Ｆはセットされ、Ｑ出力がＨとなる。フリップフロップ
ＦＦのＱ出力がＨになるとトランジスタＴ２がオンして
ＣＲ系の発振ループＬＰ２が選択される。
一方、外部端子ＥＸＩ、ＥＸ２に第１図ｆａ）と同様に
水晶振動子Ｘと容量Ｃ１，Ｃ２が接続され、水晶系の発
振が生じているとａ点の波形は第３図（ｂｌのａｌのよ
うに大振幅となる。このため波形ａ１のピーク部Ｐでは
インバータＩ３，１４の出力は共にＨとなり、またボト
ム部Ｂで該出力は共にＬとなる。この結果インバータ■
５の反転でゲートＧの２人力はり、Ｈの組合せとなるの
で出力はＬとなり、更にインバータＩ６で反転されてＨ
となる結果フリップフロップＦＦがリセットされる。
水晶振動子Ｘと容量Ｃ１，Ｃ２が接続され、水晶系の発
振が生じているとａ点の波形は第３図（ｂｌのａｌのよ
うに大振幅となる。このため波形ａ１のピーク部Ｐでは
インバータＩ３，１４の出力は共にＨとなり、またボト
ム部Ｂで該出力は共にＬとなる。この結果インバータ■
５の反転でゲートＧの２人力はり、Ｈの組合せとなるの
で出力はＬとなり、更にインバータＩ６で反転されてＨ
となる結果フリップフロップＦＦがリセットされる。
フリップフロップＦＦがリセットされるとＱ出力がＨと
なるのでトランジスタＴ＋がオンし、水晶系の発振ルー
プＬ Ｐ、 ＋が選択される。
なるのでトランジスタＴ＋がオンし、水晶系の発振ルー
プＬ Ｐ、 ＋が選択される。
インバータ■６の出力段に設けた抵抗Ｒ３および容量Ｃ
３からなる積分回路は、波形ａ１の中間部Ｍでアンドゲ
ートＧの出力が一時的に波形ａ２と同様にＨとなる（イ
ンバータ■６の出力がＬとなる）ため、これによりフリ
ップフロシブＦＦがセットされてしまわないようにする
ためのものである。つまり、フリップフロップＦＦをリ
セット優先型とすると共に、波形ａ１の中間部Ｍでもリ
セット入力がＬとならないように時定数Ｒ３Ｃ５を設定
しておけば、該中間部でセット入力に一時的にＨが入っ
てもフリップフロップＦＦは状態を反転しない（Ｑ＝Ｈ
を保つ）。
３からなる積分回路は、波形ａ１の中間部Ｍでアンドゲ
ートＧの出力が一時的に波形ａ２と同様にＨとなる（イ
ンバータ■６の出力がＬとなる）ため、これによりフリ
ップフロシブＦＦがセットされてしまわないようにする
ためのものである。つまり、フリップフロップＦＦをリ
セット優先型とすると共に、波形ａ１の中間部Ｍでもリ
セット入力がＬとならないように時定数Ｒ３Ｃ５を設定
しておけば、該中間部でセット入力に一時的にＨが入っ
てもフリップフロップＦＦは状態を反転しない（Ｑ＝Ｈ
を保つ）。
次に、外部端子ＥＸＩ：ＥＸ２にいずれがの発振素子を
接続して電源を投入した起動時の動作を説明する。フリ
ップフロシブＦＦは、電源の投入時にＱ、 Ｑ出力の
いずれか一方をＨにすると仮定する。仮にＱ＝ＨでＣ’
Ｒ系の発振ループＬＰ２が選ばれると、発振素子がＣ，
Ｒの場合には問題ないが、水晶系であると不安定な発振
を生じる。しかも、このときの入力振幅はヒステリシス
インバ−タＨ１により小振幅に抑えられるので、水晶系
の発振ループＬＰ１への切換えは行われない。これに対
し、電源投入時にＱ＝Ｈであれば水晶系の発振ループＬ
Ｐ＋が選択され、このとき発振素子が水晶系であれば特
に問題はなく、またＣＲ系であれば次の様にして発振ル
ープの切替えが行われる。
接続して電源を投入した起動時の動作を説明する。フリ
ップフロシブＦＦは、電源の投入時にＱ、 Ｑ出力の
いずれか一方をＨにすると仮定する。仮にＱ＝ＨでＣ’
Ｒ系の発振ループＬＰ２が選ばれると、発振素子がＣ，
Ｒの場合には問題ないが、水晶系であると不安定な発振
を生じる。しかも、このときの入力振幅はヒステリシス
インバ−タＨ１により小振幅に抑えられるので、水晶系
の発振ループＬＰ１への切換えは行われない。これに対
し、電源投入時にＱ＝Ｈであれば水晶系の発振ループＬ
Ｐ＋が選択され、このとき発振素子が水晶系であれば特
に問題はなく、またＣＲ系であれば次の様にして発振ル
ープの切替えが行われる。
つまり、電源投入直後のａ点の電位はＬであり、やがて
電源電圧が上昇してインバータＩ２の出力はＨとなり、
これが抵抗ＲＩを通して帰還されてａ点電位が上昇し、
これによりインバータＩ２の出力ｖｏｕ’ｒが第３図（
Ｃ１のように低下し、抵抗Ｒ１を通したフィードバック
でａ点電位はＨ，Ｌの中間点に固定される。勿論、これ
では発振は生しないが、ａ点の電位がＶｔｈ＋ 、 Ｖ
ｔｈ２の中間にあるのでフリップフロップＦＦはセント
されてＱ＝Ｈに反転する。これにより発振ループＬ Ｐ
２が選ばれるので正常なＣＲ発振が開始される。
電源電圧が上昇してインバータＩ２の出力はＨとなり、
これが抵抗ＲＩを通して帰還されてａ点電位が上昇し、
これによりインバータＩ２の出力ｖｏｕ’ｒが第３図（
Ｃ１のように低下し、抵抗Ｒ１を通したフィードバック
でａ点電位はＨ，Ｌの中間点に固定される。勿論、これ
では発振は生しないが、ａ点の電位がＶｔｈ＋ 、 Ｖ
ｔｈ２の中間にあるのでフリップフロップＦＦはセント
されてＱ＝Ｈに反転する。これにより発振ループＬ Ｐ
２が選ばれるので正常なＣＲ発振が開始される。
以上の説明から明らかなように、不具合はＬＰ２選択で
水晶振動子が接続される場合にのみ生じるから、フリッ
プフロップＦＦは電源投入時にはδ−Ｈのリセット状態
にあるようにすればよい。フリップフロップＦＦをこの
ように設計することは容易である。尚、検出回路ＤＥＴ
および切替回路ＳＷの構成は上記の実施例に限定されず
、既知の他の回路を用いてよい。
水晶振動子が接続される場合にのみ生じるから、フリッ
プフロップＦＦは電源投入時にはδ−Ｈのリセット状態
にあるようにすればよい。フリップフロップＦＦをこの
ように設計することは容易である。尚、検出回路ＤＥＴ
および切替回路ＳＷの構成は上記の実施例に限定されず
、既知の他の回路を用いてよい。
発明の効果
以上述べたように本発明によれば、発振素子を外付けす
ることによりその発振素子に適した発振ループが自動的
に選択されるので、メーカとしてはユーザから注文を待
たずに最終工程まで終了して完成品としておくことがで
き、またユーザも任意の発振素子を使用できる利点があ
る。
ることによりその発振素子に適した発振ループが自動的
に選択されるので、メーカとしてはユーザから注文を待
たずに最終工程まで終了して完成品としておくことがで
き、またユーザも任意の発振素子を使用できる利点があ
る。
第１図は従来の発振回路の構成図、第２図は本発明の一
実施例を示す回路図、第３図はその動作説明図である。 図中、ＬＰ＋は第１の発振ループ、ＬＰ２は第２の発振
ループ、ＥＸＩ、ＥＸ２は外部端子、ＤＥＴは発振素子
−検出回路、ＳＷは切替回路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔第１区 ヒＸ 第２図 Ｘ２ 第３図 １’ａ）
実施例を示す回路図、第３図はその動作説明図である。 図中、ＬＰ＋は第１の発振ループ、ＬＰ２は第２の発振
ループ、ＥＸＩ、ＥＸ２は外部端子、ＤＥＴは発振素子
−検出回路、ＳＷは切替回路である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔第１区 ヒＸ 第２図 Ｘ２ 第３図 １’ａ）
Claims (1)
- 水晶またはセラミック系の発振素子が外付けされること
により動作する第１の発振ループと、ＣＲ系の発振素子
が外付けされることにより動作する第２の発振ループと
、これら発振ループで共用される発振素子接続用の外部
端子と、該外部端子に生ずる振幅の大小から外付された
発振素子の種頬を検出する発振素子検出回路と、該検出
回路の出力に応じて該当する発振ループだけを有効にす
る切替回路とを備えることを特徴とする発振制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4959183A JPS59175203A (ja) | 1983-03-24 | 1983-03-24 | 発振制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4959183A JPS59175203A (ja) | 1983-03-24 | 1983-03-24 | 発振制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59175203A true JPS59175203A (ja) | 1984-10-04 |
Family
ID=12835471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4959183A Pending JPS59175203A (ja) | 1983-03-24 | 1983-03-24 | 発振制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175203A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363204A (ja) * | 1986-09-03 | 1988-03-19 | Nec Corp | 集積回路装置 |
| KR100348002B1 (ko) * | 1992-10-16 | 2002-11-25 | 내셔널 세미콘덕터 코포레이션 | 발진기성능을개선시킨스위치가능한보상 |
| KR100496853B1 (ko) * | 1998-03-13 | 2005-09-15 | 삼성전자주식회사 | 반도체장치의다기능발진기 |
| JP2007311846A (ja) * | 2006-05-16 | 2007-11-29 | Oki Electric Ind Co Ltd | 発振回路 |
-
1983
- 1983-03-24 JP JP4959183A patent/JPS59175203A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363204A (ja) * | 1986-09-03 | 1988-03-19 | Nec Corp | 集積回路装置 |
| JPH054846B2 (ja) * | 1986-09-03 | 1993-01-21 | Nippon Electric Co | |
| KR100348002B1 (ko) * | 1992-10-16 | 2002-11-25 | 내셔널 세미콘덕터 코포레이션 | 발진기성능을개선시킨스위치가능한보상 |
| KR100496853B1 (ko) * | 1998-03-13 | 2005-09-15 | 삼성전자주식회사 | 반도체장치의다기능발진기 |
| JP2007311846A (ja) * | 2006-05-16 | 2007-11-29 | Oki Electric Ind Co Ltd | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US20100066457A1 (en) | Low-power relaxation oscillator | |
| KR0126849B1 (ko) | 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로 | |
| US20040124815A1 (en) | Control circuit for DC/DC converter | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JPS59175203A (ja) | 発振制御回路 | |
| US6181215B1 (en) | Quartz oscillator circuit having synchronously switched frequency adjusting capacitors | |
| JPS62119A (ja) | 発振器 | |
| JPS6083421A (ja) | レベルシフト回路 | |
| US7042742B2 (en) | Charge-pump circuitry | |
| US6373343B1 (en) | Oscillator and method | |
| US6191659B1 (en) | Integrated oscillator with reduced jitter | |
| JP2557405B2 (ja) | 発振回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JPH0345546B2 (ja) | ||
| JPH0222580A (ja) | テスト回路 | |
| US20060056254A1 (en) | Electric circuit for providing a selection signal | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH04258A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH10270946A (ja) | 発振回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPS634701A (ja) | 発振回路用集積回路 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPH0851380A (ja) | 局部発振回路 | |
| JPH0270118A (ja) | 発振停止検出回路 |