JPS59171233A - 自動クロツク位相設定回路 - Google Patents
自動クロツク位相設定回路Info
- Publication number
- JPS59171233A JPS59171233A JP58046343A JP4634383A JPS59171233A JP S59171233 A JPS59171233 A JP S59171233A JP 58046343 A JP58046343 A JP 58046343A JP 4634383 A JP4634383 A JP 4634383A JP S59171233 A JPS59171233 A JP S59171233A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- phase shifter
- identification
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はディジタル伝送用の受信器の識別再生におい
て再生クロックの位相設定を行なう自動クロック位相設
定回路に関するものである。
て再生クロックの位相設定を行なう自動クロック位相設
定回路に関するものである。
従来、この独の装置として第３図に示すものがあった。
図において、（４）は受信ベースバンド信号（１）から
再生クロック信号を再生するクロック再生回路、（３）
は再生クロック信号を移相する手動移相器、（２）は手
動８．相器（３）により移相されたクロックを用いてベ
ースバンド信号（１）より受信データ信号（５）を識別
ＦＪ生ずる識別ゼ）生へである。
再生クロック信号を再生するクロック再生回路、（３）
は再生クロック信号を移相する手動移相器、（２）は手
動８．相器（３）により移相されたクロックを用いてベ
ースバンド信号（１）より受信データ信号（５）を識別
ＦＪ生ずる識別ゼ）生へである。
次に動作について説明する。受信データ信号（５）は、
たとえは受信ベースバンド信号（」）からＩＩｊ生され
た再生クロック信号Ｃを用いて、識別再生器（２）で受
信ベースバンド信号（１）をシーンプリングすることに
よって得るのが一般的である。
たとえは受信ベースバンド信号（」）からＩＩｊ生され
た再生クロック信号Ｃを用いて、識別再生器（２）で受
信ベースバンド信号（１）をシーンプリングすることに
よって得るのが一般的である。
第２図は、受信ベースバンド信号のアイパターンを示す
が、上記のザンプリングを行う時点は、この図の一点鎖
線で示した時点、υ（ｊち、アイが最も界きく開口して
いる時点にある必侠が：する。。、 。
が、上記のザンプリングを行う時点は、この図の一点鎖
線で示した時点、υ（ｊち、アイが最も界きく開口して
いる時点にある必侠が：する。。、 。
従来、サンプリング時点をこのアイ開口度の最も災ぎい
時点に設定するには、り・ラグ１盲□生向藷・□（４）
からの再生クロ′ツク信号、Ｃ，の位相を手動移相器（
３）により手動で設定するのか常であった。
時点に設定するには、り・ラグ１盲□生向藷・□（４）
からの再生クロ′ツク信号、Ｃ，の位相を手動移相器（
３）により手動で設定するのか常であった。
しかしなから、伝送信号に１．、フェージング、非線形
性など伝送路によるひずみが生じて米た場合、タロツク
の位相は、１当初設定した位相からずれてしたはずのク
ロラダ位相は、八はやアイ開口度の最大点からずれてい
うこ乍かある。、。
性など伝送路によるひずみが生じて米た場合、タロツク
の位相は、１当初設定した位相からずれてしたはずのク
ロラダ位相は、八はやアイ開口度の最大点からずれてい
うこ乍かある。、。
この発明は上記〒ような従来のもの′ア問題点に鑑みて
なされたもので、手動移相器の代りに可変移相器を用°
゛・第１′！：′識別ｉ相姦０他に該識別再生器より進
んだ又は遅れたターイミングで識別再生を行なう第２．
第３の識別再生器を設け、第２゜第３の両識別再相姦の
出力を用いて上記可変移相器の移相量を制御することに
より、上記のように伝送路に歪が生じて米てこれが原因
で受信ベースバンド信号をサンプリングする再生クロッ
ク信号、 、： 、 、、、ｏ？、、、位相がずれて米
た場合、自動的ｌど位相のずれを除去できる自動クロッ
ク位相設定回路を提供するこ′七を目的としている。
なされたもので、手動移相器の代りに可変移相器を用°
゛・第１′！：′識別ｉ相姦０他に該識別再生器より進
んだ又は遅れたターイミングで識別再生を行なう第２．
第３の識別再生器を設け、第２゜第３の両識別再相姦の
出力を用いて上記可変移相器の移相量を制御することに
より、上記のように伝送路に歪が生じて米てこれが原因
で受信ベースバンド信号をサンプリングする再生クロッ
ク信号、 、： 、 、、、ｏ？、、、位相がずれて米
た場合、自動的ｌど位相のずれを除去できる自動クロッ
ク位相設定回路を提供するこ′七を目的としている。
以下、この発明９一実施例を図について説明す・ る。
第１′図において、（１）は受信ベースバフ ト（ｆ
％、（５）は受信ベースバンド信号（１）よりクロック
Ｃを再生す、るクロック再生回路、（８）はクロック再
生回路（５）からのクロックＣを移相する可変移相器”
Ｊｌ、５］は可変移相器（８１の出力め位相□をτだけ
進めｇ進み移相器、（７）は可変舒相器（８）の出力の
位相をτだけ遅らせる遅れ移相器、＋長）＋’５例え／
ば□ディレイフηツブフロップ（ＭＬｒＦ）で構晟され
、ぴ移相器（８）の、出力、を叩い工誉、信−一・バ了
ド信号は）から受信データ信号ＬＩ２１を識別再生する
第１の識別ｐ）止器、（３）１４）は同じ（Ｄ−ＦＦ等
で構成され、受信ベースバンド信号（１）が入力されそ
れぞれ上記進み移相器（６）および遅れ移相器（７）の
出方を用いて識別再生動作を行なう第２および第３の識
別再生器、（９）は第１゜第２の識別再生器＋２１ ＋
３＋の出力が入力される７４＜ ｌの排他的論理和（Ｅ
Ｘ ＯＲ） 回路、ａＯ）ハ第１を第３の識別再生器
ｔ２１ Ｉ４）の出力が入力される第２の排他的論理オ
ｐ（ＥＸＯｋ）回路、ｄｌ）は上記第１および第１２の
排他的論理和回路＋９） ＣＩ［ｊの出力によ鷲り上記
可変移相器（８）の移相量を制御する移相１制゛御手段
としてのアップ／ダウンカウンタで、アップ入力端子に
は第１の排他的論理和回路（９）の出１力が、タ゛ウン
入力端子には第２の排他的論理和回路叫・の出力がそれ
ぞれ入力されている。また（１３）はアップ／ダウンカ
ウンタＵ］）のリセット信号である。
％、（５）は受信ベースバンド信号（１）よりクロック
Ｃを再生す、るクロック再生回路、（８）はクロック再
生回路（５）からのクロックＣを移相する可変移相器”
Ｊｌ、５］は可変移相器（８１の出力め位相□をτだけ
進めｇ進み移相器、（７）は可変舒相器（８）の出力の
位相をτだけ遅らせる遅れ移相器、＋長）＋’５例え／
ば□ディレイフηツブフロップ（ＭＬｒＦ）で構晟され
、ぴ移相器（８）の、出力、を叩い工誉、信−一・バ了
ド信号は）から受信データ信号ＬＩ２１を識別再生する
第１の識別ｐ）止器、（３）１４）は同じ（Ｄ−ＦＦ等
で構成され、受信ベースバンド信号（１）が入力されそ
れぞれ上記進み移相器（６）および遅れ移相器（７）の
出方を用いて識別再生動作を行なう第２および第３の識
別再生器、（９）は第１゜第２の識別再生器＋２１ ＋
３＋の出力が入力される７４＜ ｌの排他的論理和（Ｅ
Ｘ ＯＲ） 回路、ａＯ）ハ第１を第３の識別再生器
ｔ２１ Ｉ４）の出力が入力される第２の排他的論理オ
ｐ（ＥＸＯｋ）回路、ｄｌ）は上記第１および第１２の
排他的論理和回路＋９） ＣＩ［ｊの出力によ鷲り上記
可変移相器（８）の移相量を制御する移相１制゛御手段
としてのアップ／ダウンカウンタで、アップ入力端子に
は第１の排他的論理和回路（９）の出１力が、タ゛ウン
入力端子には第２の排他的論理和回路叫・の出力がそれ
ぞれ入力されている。また（１３）はアップ／ダウンカ
ウンタＵ］）のリセット信号である。
次に動作について説明する。
今、伝送路・の泣によってクロック再生回路（５）の出
力クロックＣ位相が△だけ遅れたとする。この場合、４
１の１識別再生器（２）では１１表２図のサンプリング
時点ｔ１に示すようイこ、サントリング時点は、アイ開
口最大点よりΔだけ遅れることになる。また第２の識別
再生器（３）で“はサンプリング時点Ｌ３で識別再生す
ることになり、又、第３の識別再生器（４）では、サン
プリング時点ｔ２で識別再生する□ことになる。識別再
生器（２）出力は受信データ信号（１２）であり、識別
再生器（３）及び・（４）出力は受信データ信号（Ｉ４
に比べて＋τ進み又は遅れのクロックでサンプリングし
ている故、これを受信データと考えると、受信データと
しては、識別再生器（２）出ｐデークよ。
力クロックＣ位相が△だけ遅れたとする。この場合、４
１の１識別再生器（２）では１１表２図のサンプリング
時点ｔ１に示すようイこ、サントリング時点は、アイ開
口最大点よりΔだけ遅れることになる。また第２の識別
再生器（３）で“はサンプリング時点Ｌ３で識別再生す
ることになり、又、第３の識別再生器（４）では、サン
プリング時点ｔ２で識別再生する□ことになる。識別再
生器（２）出力は受信データ信号（１２）であり、識別
再生器（３）及び・（４）出力は受信データ信号（Ｉ４
に比べて＋τ進み又は遅れのクロックでサンプリングし
ている故、これを受信データと考えると、受信データと
しては、識別再生器（２）出ｐデークよ。
りは誤り率は大きい。ただしτはτ〉会であるよ。
うに設定しておくことにす、る。・ ・ 、・
□＋１．．”ｒ、ＲＳ＋Ｊ。’ＩＥｒｆ、３２
１（３１゜、１．。、。、。４１．□ ヲの・Ｅ Ｘ
Ｏ，１ｌｉｔ・回路（９）で辿ると、その出力は両者の
出力が不一致の場合１１′となり、一致する場合ｆ０１
となる。ここで、・ＥＸ、ＯＲ回路（９）の出力が１１
１と ：なった場合は、識別再生器（３）出力デー
タが誤ったと考えるのが普通である。識別再生器＋２１
１４．１出力□の排他的論理和は同様に゛第２のＥＸＯ
Ｒ回路α０でとることにする。
□＋１．．”ｒ、ＲＳ＋Ｊ。’ＩＥｒｆ、３２
１（３１゜、１．。、。、。４１．□ ヲの・Ｅ Ｘ
Ｏ，１ｌｉｔ・回路（９）で辿ると、その出力は両者の
出力が不一致の場合１１′となり、一致する場合ｆ０１
となる。ここで、・ＥＸ、ＯＲ回路（９）の出力が１１
１と ：なった場合は、識別再生器（３）出力デー
タが誤ったと考えるのが普通である。識別再生器＋２１
１４．１出力□の排他的論理和は同様に゛第２のＥＸＯ
Ｒ回路α０でとることにする。
９さて、Δ〜０ならは、Ｅ Ｘ、０．凡回路（９）出力
に」１１ □の出現する頻度とＥＸＯＲ回路（１０
）出力に１１１の出現する頻度は同等である。
□ 。
に」１１ □の出現する頻度とＥＸＯＲ回路（１０
）出力に１１１の出現する頻度は同等である。
□ 。
識別再生器（２）のサンプリング時点・１．がアイ開口
最大点より△だけ遅れ、た場合、サントリング時点のア
イ開口度は、識別再生器（３）のτ進みのサンプリング
の方が識別出生器、４）の−ｒ遅れのサンプリングより
も入きい故、Ｅ Ｘ ＯＲ回路（９）出力の１１１発生
ガ４度の方かＥＸＯＲ回路（１０）のそれよりも小さく
なる。したかつて、ＥＸＯＲ回路（９）出力とＪｉ Ｘ
Ｏ枝回路（１０）出力をそれぞれアップ／ダウンカウ
ンタｆｉｌ）のアップ入力端子及びダウン入力端子に入
力して、一定時間カウントすれは、アップ／ダウンカウ
ンタ（１１］の内容は減少する。
最大点より△だけ遅れ、た場合、サントリング時点のア
イ開口度は、識別再生器（３）のτ進みのサンプリング
の方が識別出生器、４）の−ｒ遅れのサンプリングより
も入きい故、Ｅ Ｘ ＯＲ回路（９）出力の１１１発生
ガ４度の方かＥＸＯＲ回路（１０）のそれよりも小さく
なる。したかつて、ＥＸＯＲ回路（９）出力とＪｉ Ｘ
Ｏ枝回路（１０）出力をそれぞれアップ／ダウンカウ
ンタｆｉｌ）のアップ入力端子及びダウン入力端子に入
力して、一定時間カウントすれは、アップ／ダウンカウ
ンタ（１１］の内容は減少する。
同様に識別再生器（２）のサンプリング時点【１力アイ
開口＋ ｉυ′犬点より、へたけ進んだ場音、アップ／
ターランカウンタ（１１）の内容は増加する。従って、
アップ／ダウンカウンタ（１１１ｉこスレツー／ヨＪＬ
ドεを設（１ておき、ますリセツｌ−（Ｈ吋（１３）で
アップ／ダウンカウンタ（１１）をリセットした後、一
定時間カウントし、カウント終了時にカウント晴Ａをチ
ェックし、囚（６ｆ、ｆらはこのアップ／ダウンカウン
タ（１１）は（ｉ’Ｊ ４せず、Ａ〈−さならはＴｊｌ
変移相器（８）の出力位相を少々拒め、ノ〜〉→−さな
らは１丁変没２相器（８）の出力位相を少々遅らせるよ
りにして、同時にリセット信号ｔ１３＋によってアップ
／ダウンカウンタ（１１）をリセットした後、更１こカ
ウントを再開ずれは、識別再生器（２）のサンプリング
時点は常にアイ開１」度の最大付近（こおくことが可能
となる。
開口＋ ｉυ′犬点より、へたけ進んだ場音、アップ／
ターランカウンタ（１１）の内容は増加する。従って、
アップ／ダウンカウンタ（１１１ｉこスレツー／ヨＪＬ
ドεを設（１ておき、ますリセツｌ−（Ｈ吋（１３）で
アップ／ダウンカウンタ（１１）をリセットした後、一
定時間カウントし、カウント終了時にカウント晴Ａをチ
ェックし、囚（６ｆ、ｆらはこのアップ／ダウンカウン
タ（１１）は（ｉ’Ｊ ４せず、Ａ〈−さならはＴｊｌ
変移相器（８）の出力位相を少々拒め、ノ〜〉→−さな
らは１丁変没２相器（８）の出力位相を少々遅らせるよ
りにして、同時にリセット信号ｔ１３＋によってアップ
／ダウンカウンタ（１１）をリセットした後、更１こカ
ウントを再開ずれは、識別再生器（２）のサンプリング
時点は常にアイ開１」度の最大付近（こおくことが可能
となる。
なＳ、上記実施例の説明はベースハンド伝送について述
べたか、；−発明はこれに限定されるものではなく、２
相、４相など、任意の整数Ｍに対し、Ｎ１相１） Ｓ
Ｋ信号伝送についても適用でき、同様の効果をｒするこ
とかできる。
べたか、；−発明はこれに限定されるものではなく、２
相、４相など、任意の整数Ｍに対し、Ｎ１相１） Ｓ
Ｋ信号伝送についても適用でき、同様の効果をｒするこ
とかできる。
以」−のよう１こ、この発明によれば手動移相器の代り
にｉ’Ｔ変移相器を用い第１の識別再生器の他に第２．
第３の識別再生器を設り゛、この第２．第３のｄ哉別再
相姦の出力を用いてアイパターン最大開口点かｂの第１
の識別再生器のサンプリング時点のずれの方間を検出１
〜これにより（ｊＪ変移相器の移４目漬を制１１１ｉ１
１−てサンプリング時点を）Ｌに灰ずようｊこしたので
、伝送路に歪か生し７、ぞの歪か時々刻々変化したりす
ることが原因で、再生クロツクの位相か受信信号波形の
位相に比べてずれて米るような場音でも、自動的にその
ずれを除去することかできる効果がある。
にｉ’Ｔ変移相器を用い第１の識別再生器の他に第２．
第３の識別再生器を設り゛、この第２．第３のｄ哉別再
相姦の出力を用いてアイパターン最大開口点かｂの第１
の識別再生器のサンプリング時点のずれの方間を検出１
〜これにより（ｊＪ変移相器の移４目漬を制１１１ｉ１
１−てサンプリング時点を）Ｌに灰ずようｊこしたので
、伝送路に歪か生し７、ぞの歪か時々刻々変化したりす
ることが原因で、再生クロツクの位相か受信信号波形の
位相に比べてずれて米るような場音でも、自動的にその
ずれを除去することかできる効果がある。
第１図は、不発ｌ！８の一実施例による自動クロック位
相段ボ回路のグ［１ツク図、第２図は受信へ一スパント
イア１吋のアイパターンの一例およびサンプリング時点
を示す図、第３図は従来の自動クロック位Ａｌｌ設定回
路のブ「コック図である。 図においで、（２）ないしく４）は第１ないし第３の識
別再生器、（５）はりａツク回生回路、（６）は進み移
相器、（７）は遅れ移相器、（８）はり＆移相器、ｉ９
） ＋！０！は第１、弔２の拮（＋１Ｌ的論理、＋１１
回路、（１１）はアップダウンカウンタ （杉・（↓］
ｉｉｔ ’ｉｌｉ制御手段）である。 なお図中向−符号は同−又は相当部分を示す。 代丹人 ８７ 更ｊ 信 −
相段ボ回路のグ［１ツク図、第２図は受信へ一スパント
イア１吋のアイパターンの一例およびサンプリング時点
を示す図、第３図は従来の自動クロック位Ａｌｌ設定回
路のブ「コック図である。 図においで、（２）ないしく４）は第１ないし第３の識
別再生器、（５）はりａツク回生回路、（６）は進み移
相器、（７）は遅れ移相器、（８）はり＆移相器、ｉ９
） ＋！０！は第１、弔２の拮（＋１Ｌ的論理、＋１１
回路、（１１）はアップダウンカウンタ （杉・（↓］
ｉｉｔ ’ｉｌｉ制御手段）である。 なお図中向−符号は同−又は相当部分を示す。 代丹人 ８７ 更ｊ 信 −
Claims (1)
- 【特許請求の範囲】 （］）受信ベースバンド信号からクロックを再生するク
ロンクｉＪＴ生回路と、上記クロックを移相する可変移
相器と、該可変移相器の出力の位相を進める３ｆｉみ移
相器と、」二記町変材・相器の出力の位相を遅らせる遅
れ移相器と、上記可変移相器の出力を用いて−１１記受
信ベースバンド信吋から受信デー８リ タ信号を識引杓生ずる第１の識別再生器と、−１−記受
情ベースバンド信号が入力されそれぞれ士、記進み移相
器および遅れ移相器の出力を用いて識別再生動作を行う
第２および第３の識別Ｐｓ生相姦、上記第］、第２の識
別再生器の出力か人力される第１の稍他的論月１和回路
と、−ト記第１．第３の識別再生器の出力が入力される
第２の排他的論理オ［１回路と５−に記第Ｊおよび第２
の排他曲論ｉ！７！利回路の出力により上記可変移相器
の移相はをｊｌｊ制御する移相＠ ｆｌｉ制御手段とを
伽えたことを特徴とする自動クロック位相設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58046343A JPS59171233A (ja) | 1983-03-17 | 1983-03-17 | 自動クロツク位相設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58046343A JPS59171233A (ja) | 1983-03-17 | 1983-03-17 | 自動クロツク位相設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59171233A true JPS59171233A (ja) | 1984-09-27 |
| JPH0142537B2 JPH0142537B2 (ja) | 1989-09-13 |
Family
ID=12744489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58046343A Granted JPS59171233A (ja) | 1983-03-17 | 1983-03-17 | 自動クロツク位相設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171233A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04301942A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | アイパターン識別再生回路 |
| WO1994024792A1 (en) * | 1993-04-08 | 1994-10-27 | Northern Telecom Limited | Phase alignment methods and apparatus |
| US7016403B2 (en) | 2000-07-10 | 2006-03-21 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| JP2008124714A (ja) * | 2006-11-10 | 2008-05-29 | Hitachi Ltd | 半導体集積回路装置 |
| US7474720B2 (en) | 2002-11-29 | 2009-01-06 | Hitachi, Ltd. | Clock and data recovery method and digital circuit for the same |
| JP2009212992A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Ltd | 半導体集積回路装置及びアイ開口マージン評価方法 |
| JP2009218946A (ja) * | 2008-03-11 | 2009-09-24 | Hitachi Ltd | 信号再生回路 |
| JP5232913B2 (ja) * | 2009-04-30 | 2013-07-10 | 株式会社アドバンテスト | クロック生成装置、試験装置およびクロック生成方法 |
| JP2013219641A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | データ伝送装置 |
-
1983
- 1983-03-17 JP JP58046343A patent/JPS59171233A/ja active Granted
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04301942A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | アイパターン識別再生回路 |
| WO1994024792A1 (en) * | 1993-04-08 | 1994-10-27 | Northern Telecom Limited | Phase alignment methods and apparatus |
| US5432480A (en) * | 1993-04-08 | 1995-07-11 | Northern Telecom Limited | Phase alignment methods and apparatus |
| US7016403B2 (en) | 2000-07-10 | 2006-03-21 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| US7474720B2 (en) | 2002-11-29 | 2009-01-06 | Hitachi, Ltd. | Clock and data recovery method and digital circuit for the same |
| JP2008124714A (ja) * | 2006-11-10 | 2008-05-29 | Hitachi Ltd | 半導体集積回路装置 |
| JP2009212992A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Ltd | 半導体集積回路装置及びアイ開口マージン評価方法 |
| JP2009218946A (ja) * | 2008-03-11 | 2009-09-24 | Hitachi Ltd | 信号再生回路 |
| JP5232913B2 (ja) * | 2009-04-30 | 2013-07-10 | 株式会社アドバンテスト | クロック生成装置、試験装置およびクロック生成方法 |
| US8897395B2 (en) | 2009-04-30 | 2014-11-25 | Advantest Corporation | Clock generating apparatus, test apparatus and clock generating method |
| JP2013219641A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | データ伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0142537B2 (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4124820A (en) | Asynchronous digital delay line | |
| US5936430A (en) | Phase detection apparatus and method | |
| US6351165B1 (en) | Digital jitter attenuator using an accumulated count of phase differences | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| JPH06505381A (ja) | 位相独立性帯域制御を有するデータ伝送システム受信機 | |
| JPS59171233A (ja) | 自動クロツク位相設定回路 | |
| US5056114A (en) | Method and apparatus for decoding Manchester encoded data | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US20030132783A1 (en) | Clock switching circuitry for jitter reduction | |
| JPS6348471B2 (ja) | ||
| US5012138A (en) | Interface circuit for asychronous data transfer | |
| US6222392B1 (en) | Signal monitoring circuit for detecting asynchronous clock loss | |
| JPH0588023B2 (ja) | ||
| US5148450A (en) | Digital phase-locked loop | |
| JPH0328862B2 (ja) | ||
| US7190204B2 (en) | Logical circuit | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JP2538604B2 (ja) | タイミング再生回路 | |
| US7006585B2 (en) | Recovering data encoded in serial communication channels | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPS61144119A (ja) | 多重化ｆｍ波分離復調装置 | |
| JPS5937752A (ja) | フレ−ム同期方式 | |
| JPH04356835A (ja) | タイミング再生回路 | |
| JPS5989052A (ja) | ビツト同期回路 |