[go: up one dir, main page]

JPS59169230A - Command generator - Google Patents

Command generator

Info

Publication number
JPS59169230A
JPS59169230A JP58045153A JP4515383A JPS59169230A JP S59169230 A JPS59169230 A JP S59169230A JP 58045153 A JP58045153 A JP 58045153A JP 4515383 A JP4515383 A JP 4515383A JP S59169230 A JPS59169230 A JP S59169230A
Authority
JP
Japan
Prior art keywords
command
circuit
commands
command data
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58045153A
Other languages
Japanese (ja)
Other versions
JPS6340058B2 (en
Inventor
Makoto Otsuka
誠 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58045153A priority Critical patent/JPS59169230A/en
Publication of JPS59169230A publication Critical patent/JPS59169230A/en
Publication of JPS6340058B2 publication Critical patent/JPS6340058B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/185Space-based or airborne stations; Stations for satellite systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radio Relay Systems (AREA)

Abstract

PURPOSE:To simplify the command transmission procedure of the command side and to reduce the hardware quantity of a circuit scale, by changing the command matrices of two systems into one system and collecting the command data into a system before decoding them. CONSTITUTION:A command data discriminating circuit 4 of a command generator identifies a real time command and a program command to switch them between two systems. The real time command is stored in a memory 5. A command data switching circuit 6 switches the real time command given from the memory 5 and the program command given from the circuit 4 to the command of a single system under the control of a control part 7. In this case, the circuit 6 controls the output timing of the program and real time commands respectively. Then the command data are collected to a single system before they are decoded by a decoder 8 and then single system before they are decoded by a decoder 8 and then simplified in accordance with the command procedure of the command side. Thus the constitution of the circuit 4 is simplified.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、コマンド出力タイミングが異なる2系統のコ
マンドを発生するコマンド発生器に関する。このような
コマンド発生器は主に人工衛星用の電気回路に適するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a command generator that generates two systems of commands with different command output timings. Such command generators are primarily suitable for electrical circuits for satellites.

〔従来技術の説明〕[Description of prior art]

人工衛星のコマンドには、主に地上からのコマンドを直
ちに実行するためのリアルタイムコマンドと、衛星を自
動管制するためのプログラムコマンドとがある。コマン
ドは(m、n)の配列からなるmXn項目のコマンドを
(m+n)ビットのデータとして地上から送出する。従
来はこのコマンドマトリクスをリアルタイムコマンド用
とプログラムコマンド用として個別に設定し、衛星上で
は第1図のように上記2種類のコマンドに対応する2系
統のコマンド発生器を設け、個別にコマンドデータをデ
コードし、所定のタイミングで各機器にコマンドを送出
している。第1図において、1はリアルタイムコマンド
用のデコーダ、1′はプログラムコマンド用のデコーダ
、2はプログラムコマンド記惇用のメモリ、3はデコー
ダ1′およびメモリ2の動作タイミングを制御する制御
部である。
Artificial satellite commands mainly include real-time commands for immediately executing commands from the ground, and program commands for automatically controlling the satellite. The command is an mXn item command consisting of an (m, n) array and is sent from the ground as (m+n) bit data. Conventionally, this command matrix was set separately for real-time commands and program commands, and on the satellite, two systems of command generators corresponding to the above two types of commands were installed as shown in Figure 1, and command data was individually set. It decodes and sends commands to each device at predetermined timing. In FIG. 1, 1 is a decoder for real-time commands, 1' is a decoder for program commands, 2 is a memory for storing program commands, and 3 is a control unit that controls the operation timing of decoder 1' and memory 2. .

こうした構成によるコマンド発生器には次のような欠点
がある。
A command generator with such a configuration has the following drawbacks.

〔1)  コマンドマトリクスが2種類あるため地上で
のコマンドデータ作成手順が複雑になる。
[1] There are two types of command matrices, which complicates the command data creation procedure on the ground.

(2)デコーダが2種類あるため、回路規模が大きくな
り、また必然的に各機器へ送出するコマンド信号ライン
が多数必要となる。
(2) Since there are two types of decoders, the circuit scale becomes large, and a large number of command signal lines to be sent to each device are inevitably required.

(3)2系統のコマンド出力があるため、コマンドを受
ける各機器では、それぞれコマンドが同一機能を有する
場合、2系統のそれぞれのコマンドの論理和をとる必要
があり、インタフェイス回路が増大する。
(3) Since there are two systems of command output, in each device receiving the command, if each command has the same function, it is necessary to perform a logical sum of the commands of the two systems, which increases the number of interface circuits.

〔発明の目的〕[Purpose of the invention]

本発明は、上記の欠点を解決するものであり、例えば本
発明を人工衛星のコマンド発生器に適用した場合には、
地上局でのコマンドデータ作成手順が簡略化でき、人工
衛星でのデコーダの回路規模、コマンド信号ラインおよ
びコマンレインクフェイス回路が半減できるコマンド発
生器を提供することを目的とする。
The present invention solves the above-mentioned drawbacks. For example, when the present invention is applied to a command generator of an artificial satellite,
The purpose of the present invention is to provide a command generator that can simplify the command data creation procedure at a ground station and reduce the decoder circuit size, command signal line, and command rain face circuit in an artificial satellite by half.

〔発明の要点〕[Key points of the invention]

本発明は、コマンドマトリクスを1種類に共通化し、1
系統のコマンドデータをリアルタイムコマンド用とプロ
グラムコマンド用とに切り換え、さらにコマンドを出力
する際には、上記二つのコマンドが同時に出力されない
ようにコントロールして、1系統のコマンドデータに切
り換え、l系統のデコーダにより各機器へコマンドを送
出する方式を採用している。
The present invention commonizes one type of command matrix, and
Switch the command data of one system to one for real-time commands and one for program commands, and when outputting commands, control so that the above two commands are not output at the same time, switch to command data of one system, and output the command data of one system. A method is adopted in which commands are sent to each device using a decoder.

本発明の特徴とするところは、出力タイミングの異なる
2系統のコマンドを含む(m+n)ピントの1系統のコ
マンドデータを2系統に分配する識別回路と1.上記コ
マンドデータを記憶するメモリと、各系統のコマンドデ
ータを1系統にまとめるコマンドデータ切替え回路と、
各系統のコマンドが同時に出力されないようにコントロ
ールする機能を含む制御部と、上記コマンドデータ切替
え回路からのデータを解読するデコーダとを含み構成さ
れることにある。
The present invention is characterized by: an identification circuit that distributes command data of one system of (m+n) focus to two systems, including two systems of commands with different output timing; a memory that stores the command data; a command data switching circuit that combines the command data of each system into one system;
The device is configured to include a control section including a function to control the commands of each system so that they are not output at the same time, and a decoder that decodes data from the command data switching circuit.

〔実施例による説明〕[Explanation based on examples]

以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.

第2図は本発明実施例装置を示すブロック構成図である
FIG. 2 is a block diagram showing an apparatus according to an embodiment of the present invention.

第2図において、4はリアルタイムコマンドとプログラ
ムコマンドとを識別し2系統に切り換えるコマンドデー
タ識別回路、5はプログラムコマンドを記憶するための
メモリ、6はリアルタイムコマンドとプログラムコマン
ドの2系統のコマンドデータを1系統に切り換えるコマ
ンドデータ切替え回路、7はプログラムコマンドのメモ
リの書込み、読出しを制御し、かつリアルタイムコマン
ドとのクロストークが起こらないようにコマンドデータ
切替え回路6によるプログラムコマンドとリアルタイム
コマンドの出力タイミングをコントロールする制御部、
8はデコーダである。
In FIG. 2, 4 is a command data identification circuit that identifies real-time commands and program commands and switches between the two systems, 5 is a memory for storing program commands, and 6 is a circuit that identifies two systems of command data: real-time commands and program commands. A command data switching circuit 7 controls the writing and reading of program commands into memory, and also controls the output timing of program commands and real-time commands by the command data switching circuit 6 to prevent crosstalk with real-time commands. A control unit that controls
8 is a decoder.

以下、本実施例装置の動作について説明する。The operation of the apparatus of this embodiment will be explained below.

コマンドデータはリアルタイムコマンド、プログラムコ
マンド共に共通の(m、’n)配列からなるmXn項目
の1種類のコマンドマトリクスに統一シ゛、(m+n)
ビットのコマンドデータとして地上から衛星に向けて送
出される。
Command data is unified into one type of command matrix of mXn items consisting of a common (m, 'n) array for both real-time commands and program commands, (m+n).
It is sent from the ground to the satellite as bit command data.

人工衛星では、このデータはコマンドデータ識別回路4
に入力され、この識別回路4によりリアルタイムコマン
ドとプログラムコマンドとに識別されてメモリ5、およ
びコマンドデータ切替え回路6に出力される。このメモ
リ5は自動管制用コマンド(プログラムコマンド)を記
憶するためのメモリで、一連のシーケンスをプログラム
したコマンドが制御部7により書き込まれる。コマンド
データ識別回路4およびメモリ5から非同期に出力され
るコマンドデータはコマンドデータ切替え回路6により
入系統にまとめられる。制御部7はプログラムコマンド
の書込みの制御、およびプロダラムコマンドを読み出し
て実行するためのタイミング制御を行うとともに、リア
ルタイムコマンドと同時にプログラムコマンドが出力さ
れないようコマンドデータ切替え回路6を制御する機能
を′持つ。■系統にまとめられたコマンドデータはデコ
ーダ8により解読され、本コマンド発生器内および外部
の各機器へ送出される。
In the satellite, this data is sent to the command data identification circuit 4.
The identification circuit 4 identifies real-time commands and program commands, and outputs the commands to the memory 5 and the command data switching circuit 6. This memory 5 is a memory for storing automatic control commands (program commands), and commands in which a series of sequences are programmed are written by the control unit 7. Command data output asynchronously from the command data identification circuit 4 and the memory 5 are combined into an input system by the command data switching circuit 6. The control unit 7 has the function of controlling the writing of program commands, controlling the timing for reading and executing program commands, and controlling the command data switching circuit 6 so that program commands are not output at the same time as real-time commands. . (2) The systemized command data is decoded by the decoder 8 and sent to each device inside and outside the command generator.

このように、本実施例装置はコマンドマトリクスを1種
類に共通化し、リアルタイムコマンドとプログラムコマ
ンドを同一コマンドとして扱えるようにしたため、地上
でのコマンドデータの送出手順が簡単になり、衛星上で
はデコーダ部が1系統になるので、デコーダの回路規模
、コマンド信号ラインおよびコマンドのインタフェイス
回路が半減できる利点があり、重量軽減にも寄与してい
る。
In this way, the device of this embodiment uses one type of command matrix in common, so that real-time commands and program commands can be treated as the same command. This simplifies the procedure for transmitting command data on the ground, and the decoder section on the satellite Since there is only one system, there is an advantage that the circuit scale of the decoder, the command signal line, and the command interface circuit can be halved, which also contributes to weight reduction.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明では、2系統のコマンドマト
リクスを1系統に共通化し、またコマンドデータをデコ
ードする前に1系統にまとめる方式を採用することによ
り、指令側(地上)でのコマンドデータ送出手順を簡略
化するとともに、デコーダの回路規模、コマンド信号ラ
イン、コマンドインクフェイス回路規模など装置ハード
ウェアを大幅に削減することができる。人工衛星に搭載
する場合には装置重量の軽量化に大きく寄与する。
As explained above, in the present invention, the command matrix of two systems is made common to one system, and by adopting a method of combining command data into one system before decoding, command data can be transmitted on the command side (ground). In addition to simplifying the procedure, it is possible to significantly reduce device hardware such as the decoder circuit scale, command signal line, and command ink face circuit scale. When mounted on an artificial satellite, this greatly contributes to reducing the weight of the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例コマンド発生器のブロック構成図。 第2図は本発明実施例゛のコマンド発生器のブロック構
成図。 1・・・デコーダ、2・・・プログラムコマンド用メモ
リ、3・・・制御部、4・・・コマンドデータ識別回路
、5・・・メモリ、6・・・コマンドデータ切替え回路
、7・・・制御部、8・・・デコーダ。
FIG. 1 is a block diagram of a conventional command generator. FIG. 2 is a block diagram of a command generator according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Decoder, 2... Memory for program commands, 3... Control unit, 4... Command data identification circuit, 5... Memory, 6... Command data switching circuit, 7... Control unit, 8... decoder.

Claims (1)

【特許請求の範囲】 +11  出力タイミングが異なる第1、第2の2種類
のコマンドを含むコマンドデータを2系統に分配し出力
する識別回路と、 この識別回路から入力される上記第1のコマンドを記憶
する記憶回路と、 この記憶回路から入力される上記第1のコマンド、また
は上記識別回路から入力される上記第2のコマンドのい
ずれか一方を出力するように回路切換えを行う切替え回
路と、 この切替え回路の出力データの解読を行うデコーダと、 上記記憶回路の書込み・読出しの制御、および上記切替
え回路の切替えタイミングの制御を行う制御回路と を備えたコマンド発生器。
[Claims] +11 An identification circuit that distributes and outputs command data including two types of commands, first and second, with different output timings to two systems; and a storage circuit for storing; a switching circuit for switching the circuit so as to output either the first command input from the storage circuit or the second command input from the identification circuit; A command generator comprising: a decoder that decodes output data of the switching circuit; and a control circuit that controls writing and reading of the storage circuit and controlling switching timing of the switching circuit.
JP58045153A 1983-03-16 1983-03-16 Command generator Granted JPS59169230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58045153A JPS59169230A (en) 1983-03-16 1983-03-16 Command generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58045153A JPS59169230A (en) 1983-03-16 1983-03-16 Command generator

Publications (2)

Publication Number Publication Date
JPS59169230A true JPS59169230A (en) 1984-09-25
JPS6340058B2 JPS6340058B2 (en) 1988-08-09

Family

ID=12711320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58045153A Granted JPS59169230A (en) 1983-03-16 1983-03-16 Command generator

Country Status (1)

Country Link
JP (1) JPS59169230A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02209072A (en) * 1989-02-09 1990-08-20 Canon Inc Facsimile equipment

Also Published As

Publication number Publication date
JPS6340058B2 (en) 1988-08-09

Similar Documents

Publication Publication Date Title
US5802579A (en) System and method for simultaneously reading and writing data in a random access memory
JPS63146298A (en) Variable work length shift register
AU7980898A (en) Method and apparatus for local control signal generation in a memory device
EP0114763A3 (en) Redundant rows in integrated circuit memories
CA1240070A (en) Video signal memories
JPH0410111B2 (en)
US4147894A (en) Time division multiplex communication device comprising a switching matrix between C/E buffers and control circuits
JPS59169230A (en) Command generator
US4344131A (en) Device for reducing the time of access to information contained in a memory of an information processing system
US5428801A (en) Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems
JPS57113169A (en) Microcomputer
JPH0423880B2 (en)
US5852605A (en) Matrix time switch apparatus capable of providing control data from inlet time switches to a matrix
SU1434443A1 (en) Arrangement for direct access to memory
SU1125766A1 (en) Multimodule switching system for asynchronous digital signals
JPS6488756A (en) Memory device
SU1262574A2 (en) Storage with checking information when recording
JP2586672B2 (en) Pseudo burst generator
SU1343444A2 (en) Memory with information check when recording
TW340926B (en) A data interface and method therefor
JPS57141169A (en) Facsimile control system
SU1631738A1 (en) Synchronizer
JPH0153549B2 (en)
JPH0664561B2 (en) Simultaneous writing circuit
JPS5537604A (en) Common preliminary constituting method for buffer memory