JPS59158651A - ブレ−ク信号伝送方式 - Google Patents
ブレ−ク信号伝送方式Info
- Publication number
- JPS59158651A JPS59158651A JP58032609A JP3260983A JPS59158651A JP S59158651 A JPS59158651 A JP S59158651A JP 58032609 A JP58032609 A JP 58032609A JP 3260983 A JP3260983 A JP 3260983A JP S59158651 A JPS59158651 A JP S59158651A
- Authority
- JP
- Japan
- Prior art keywords
- break
- exchange
- terminal
- input
- break signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はデータ網の信号伝送に係り、特にブレーク信号
を受信する装置が複数存在するデータ網のブレーク信号
伝送方式に関する。
を受信する装置が複数存在するデータ網のブレーク信号
伝送方式に関する。
（２）従来技術
計算機と表示部、キーボード部を有する端末等のデータ
端末との間のデータ転送には一般的にシリアルデータ転
送が用いられている。 例えばＴＴＹインターフェース
やＲ３２３２Ｃインターフエース等は前述のシリアルデ
ータ転送のインターフェースである。 このようなシリ
アルデータ転送はビットシリアルで転送されるので、例
えば端末機から計算機への処理中止や開始等の制御信号
も前述のインターフェースを介して転送される。 この
ような制御信号を一般的にブレーク信号と呼んでいる。
端末との間のデータ転送には一般的にシリアルデータ転
送が用いられている。 例えばＴＴＹインターフェース
やＲ３２３２Ｃインターフエース等は前述のシリアルデ
ータ転送のインターフェースである。 このようなシリ
アルデータ転送はビットシリアルで転送されるので、例
えば端末機から計算機への処理中止や開始等の制御信号
も前述のインターフェースを介して転送される。 この
ような制御信号を一般的にブレーク信号と呼んでいる。
このブレーク信号は前述のピント単位の転送の場合に
は、特定時間ローレベルを送出することによってなされ
ている。 すなわちスペース（データを転送しない状恕
であり常にハイレベル）と、データの送出（特定のクロ
ックでシリアルデータ転送をする）と、ブレーク（特定
時間ローレベル）とが存在し、前述のブレーク信号のみ
が例えば計算機への要求信号として使用されるのである
。
は、特定時間ローレベルを送出することによってなされ
ている。 すなわちスペース（データを転送しない状恕
であり常にハイレベル）と、データの送出（特定のクロ
ックでシリアルデータ転送をする）と、ブレーク（特定
時間ローレベル）とが存在し、前述のブレーク信号のみ
が例えば計算機への要求信号として使用されるのである
。
一方、計算機はその処理速度からして多くの端末装置が
接続される場合がある。 例えばビル内の多くの端末装
置が全て計算機に交換機を介して接続される場合がある
。 このようなシステムは一般的にデータ網と呼ばれて
いる。
接続される場合がある。 例えばビル内の多くの端末装
置が全て計算機に交換機を介して接続される場合がある
。 このようなシステムは一般的にデータ網と呼ばれて
いる。
（３）従来技術の問題点
前述のようなシステムにおいて、例えば端末機と計算機
とを接続し、特定の処理を行うためには、まず交換機に
計算機との接続を要求し、接続された後に計算機にその
処理を要求する。 前述の交換機への計算機との接続要
求並びに計算機への処理要求は共にブレーク信号が使わ
れている。 計算機への最初の接続は計算機がまだ未接
続であるので、第１回目のブレークは交換機が認識する
。
とを接続し、特定の処理を行うためには、まず交換機に
計算機との接続を要求し、接続された後に計算機にその
処理を要求する。 前述の交換機への計算機との接続要
求並びに計算機への処理要求は共にブレーク信号が使わ
れている。 計算機への最初の接続は計算機がまだ未接
続であるので、第１回目のブレークは交換機が認識する
。
しかしながら、計算機と接続された後は、交換機へのブ
レーク信号であるか、計算機へのブレーク信号であるか
は、その後のデータ・を認識しなくてはならない。 な
ぜならば例えば、交換機への接続終了であるか、計算機
への処理要求であるかはブレーク信号の後のデータをそ
れぞれの装置が認識しなくてはわからないからである。
レーク信号であるか、計算機へのブレーク信号であるか
は、その後のデータ・を認識しなくてはならない。 な
ぜならば例えば、交換機への接続終了であるか、計算機
への処理要求であるかはブレーク信号の後のデータをそ
れぞれの装置が認識しなくてはわからないからである。
従来では、このようなデータ網においては、交換機並
びに計算機に前述のような認識装置を設けていた。 一
般的にこの認識は計算機のソフト並びに交換機内のＣＰ
Ｕのソフトによって他の処理とＣＰＵを共有して行われ
る。そのため、 この方法は他の機械へのブレーク信号
であっても認識動作がなされるので、交換機並びに計算
機の処理速度が遅くなる問題を有していた。 さらにこ
のために接続できる端末機の数も限られてしまうという
問題を有していた。
びに計算機に前述のような認識装置を設けていた。 一
般的にこの認識は計算機のソフト並びに交換機内のＣＰ
Ｕのソフトによって他の処理とＣＰＵを共有して行われ
る。そのため、 この方法は他の機械へのブレーク信号
であっても認識動作がなされるので、交換機並びに計算
機の処理速度が遅くなる問題を有していた。 さらにこ
のために接続できる端末機の数も限られてしまうという
問題を有していた。
（４） 発明の目的
本発明は前記問題点を解決するものであり、その目的と
するところは例えば交換機と計算機へのブレーク信号を
異ならせしめることによってそれらの認識を簡単な回路
で行い、それらのブレーク信号に対する不必要な処理ソ
フトをな（し、処理速度を速くしたブレーク信号伝送方
式を提供することにある。
するところは例えば交換機と計算機へのブレーク信号を
異ならせしめることによってそれらの認識を簡単な回路
で行い、それらのブレーク信号に対する不必要な処理ソ
フトをな（し、処理速度を速くしたブレーク信号伝送方
式を提供することにある。
（５）発明の要点
本発明の特徴は入力回線より入力するブレーク信号によ
って示されるブレーク時間を検出する検出手段を有する
装置において、前記入力回線より入力するブレーク信号
のブレーク時間を前記検出手段で特定時間と比較し、前
記比較結果によって前記装置が前記ブレーク信号を受は
付けることを特徴としたブレーク信号伝送方式にある。
って示されるブレーク時間を検出する検出手段を有する
装置において、前記入力回線より入力するブレーク信号
のブレーク時間を前記検出手段で特定時間と比較し、前
記比較結果によって前記装置が前記ブレーク信号を受は
付けることを特徴としたブレーク信号伝送方式にある。
（６）発明の実施例
以下図面を用いて、本発明の詳細な説明する。
第１図は本発明の第１の実施例のマイクロプロセッサに
よって制御される交換機の構成図である。
よって制御される交換機の構成図である。
プロセッサ１とメモリ２を有する制御部３とそのアドレ
スバスＡＢ、データバスＤＢに接続された回線要求検出
部４．交換部５より成り、複数の端末機器より成る端末
網６より入力する入力線が回線要求検出部４と交換部５
Ｇこ加わる。 そして交換部５の交換出力線が端末網６
に加わる。 端末網６より発生した交換要求信号を回線
要求検出部４で検出し、アドレスバスＡＢ、データバス
ＤＢを介して制御部３に検出結果を出力する。そして制
御部３によって交換部５が制御され、端末網６の交換す
なわち入力線と出力線の切換を行う。
スバスＡＢ、データバスＤＢに接続された回線要求検出
部４．交換部５より成り、複数の端末機器より成る端末
網６より入力する入力線が回線要求検出部４と交換部５
Ｇこ加わる。 そして交換部５の交換出力線が端末網６
に加わる。 端末網６より発生した交換要求信号を回線
要求検出部４で検出し、アドレスバスＡＢ、データバス
ＤＢを介して制御部３に検出結果を出力する。そして制
御部３によって交換部５が制御され、端末網６の交換す
なわち入力線と出力線の切換を行う。
端末網６ば前述の端末機並びに計算機からなる。
本発明は特に第１図における回線要求検出部４に関する
。 第２図は本発明の実施例の回線要求検出部４の構成
図である。 端末機６−１〜６−ｎはそれぞれブレーク
発生器６−１′〜６−ｎ′を有し、その出力は回線要求
検出部４のブレーク検出器４−１〜４−ｎに加わる。
検出器４−１〜４−ｎの出力はＰＩＯ（パラレルインプ
ソトアウトプソト）より成る入出力回路４′に加わる。
。 第２図は本発明の実施例の回線要求検出部４の構成
図である。 端末機６−１〜６−ｎはそれぞれブレーク
発生器６−１′〜６−ｎ′を有し、その出力は回線要求
検出部４のブレーク検出器４−１〜４−ｎに加わる。
検出器４−１〜４−ｎの出力はＰＩＯ（パラレルインプ
ソトアウトプソト）より成る入出力回路４′に加わる。
入出力回路はアドレス線ＡＢ、データ線ＤＢを介して
プロセッサ１のアドレス端子ＡＤＤＲ，データ端子ＤＡ
ＴＡに接続される。 そしてさらに入出力回路の割込出
力ＴＮＴはプロセッサ１の割込端子ＴＮＴ′に加わる。
プロセッサ１のアドレス端子ＡＤＤＲ，データ端子ＤＡ
ＴＡに接続される。 そしてさらに入出力回路の割込出
力ＴＮＴはプロセッサ１の割込端子ＴＮＴ′に加わる。
例えばオペレータのキー操作による処理や結合等の要求
によってブレーク発生器６−１〜６−ｎでブレークの信
号が発生し、回線要求検出部４のブレーク検出器４−１
〜４−ｎに加わる。ブレーク検出４−１〜４−ｎはその
ブレーク信号の時間を検出する回路であり、特定時間以
上のブレーク信号の場合には、ブレーク信号検出として
入出力回路４′に出力する。
によってブレーク発生器６−１〜６−ｎでブレークの信
号が発生し、回線要求検出部４のブレーク検出器４−１
〜４−ｎに加わる。ブレーク検出４−１〜４−ｎはその
ブレーク信号の時間を検出する回路であり、特定時間以
上のブレーク信号の場合には、ブレーク信号検出として
入出力回路４′に出力する。
入出力回路４′はブレーク信号検出が多入力中の１ピン
トでも入力すると、割込出力に割込信号を発生し、プロ
セッサ１に割込みをかける。 プロセッサ１ではどのチ
ャンネルからの割込みであるかをアドレスバスＡＢ、デ
ータバスＤ’Ｂを介して入出力回路のデータを読みとる
。 この時、入出力回路４′はブレーク検出器４−１〜
４−ｎからの入力データをデータバスに出力する。即ち
プロセッサ１はどの回線からのブレークであるかをポー
リングするのである。これによってプロセッサ１ではど
の回線からのブレークであるかを認識し、そのブレーク
に対応する回線交換をおこなう。
トでも入力すると、割込出力に割込信号を発生し、プロ
セッサ１に割込みをかける。 プロセッサ１ではどのチ
ャンネルからの割込みであるかをアドレスバスＡＢ、デ
ータバスＤ’Ｂを介して入出力回路のデータを読みとる
。 この時、入出力回路４′はブレーク検出器４−１〜
４−ｎからの入力データをデータバスに出力する。即ち
プロセッサ１はどの回線からのブレークであるかをポー
リングするのである。これによってプロセッサ１ではど
の回線からのブレークであるかを認識し、そのブレーク
に対応する回線交換をおこなう。
第３図は前述の端末器６−１〜６−ｎの回路構成ならび
にブレーク検出器４−１〜４−ｎの回路構成を詳細に示
した本発明の実施例の回路図である。 端末）Ｍ ６−
ｎはモノマルチハイブレークＭＭ１． ＭＭ２を有し
、キーボード蔀等の回路６′からの二種類のブレーク発
生要求の信号がそれぞれのモノマルチハイブレークＭＭ
＋ 、 ＭＭ２のクロック入力に加わる。 そしてその
出力はノアゲートＮＯＲを介して端末機６− ｎからブ
レーク検出器４−ｎに入力する。
にブレーク検出器４−１〜４−ｎの回路構成を詳細に示
した本発明の実施例の回路図である。 端末）Ｍ ６−
ｎはモノマルチハイブレークＭＭ１． ＭＭ２を有し
、キーボード蔀等の回路６′からの二種類のブレーク発
生要求の信号がそれぞれのモノマルチハイブレークＭＭ
＋ 、 ＭＭ２のクロック入力に加わる。 そしてその
出力はノアゲートＮＯＲを介して端末機６− ｎからブ
レーク検出器４−ｎに入力する。
ブレーク検出器４−ｎはモノマルチハイブレーク間とラ
ッチ４〃を有し、前述のノアゲート ＮＯＲの出力がそ
れぞれのクロック端子Ａ、ＣＫに加わる。
ッチ４〃を有し、前述のノアゲート ＮＯＲの出力がそ
れぞれのクロック端子Ａ、ＣＫに加わる。
そしてモノマルチハイブレーク間の反転出力がラッチ４
〃の入力りに加わり、その出力Ｑが検出出力として出力
され、図示しないが前述の入出力回路４′に入力する。
〃の入力りに加わり、その出力Ｑが検出出力として出力
され、図示しないが前述の入出力回路４′に入力する。
端末器６−ｎのモノマルチバイブレークＭＨＩ。
ＭＭ２はそれぞれ時定数の異なるものであり、例えばモ
ノマルチバイブレークＭＨＩが２秒、モノマルチバイブ
レークＭＭ２が１秒である。 それぞれのモノマルチハ
イブレークＭＨＩ、ＭＭ２は定常状態においてローレベ
ルが出力されており、回路６′かりの信号でワンショッ
ト動作し、特定の時間ハイレベルを出力する。ブレーク
検出器４−ｎは特定の時間以上ブレーク信号を受信する
とその出力はハイレベルとなる。 なおマルチパイブレ
ーク間のリセットはランチ回路４〃の出力Ｑによる。
ノマルチバイブレークＭＨＩが２秒、モノマルチバイブ
レークＭＭ２が１秒である。 それぞれのモノマルチハ
イブレークＭＨＩ、ＭＭ２は定常状態においてローレベ
ルが出力されており、回路６′かりの信号でワンショッ
ト動作し、特定の時間ハイレベルを出力する。ブレーク
検出器４−ｎは特定の時間以上ブレーク信号を受信する
とその出力はハイレベルとなる。 なおマルチパイブレ
ーク間のリセットはランチ回路４〃の出力Ｑによる。
第４図はその動作を表すタイムチャート図である。
第４図（ａ）はモノマルチバイブレークｈ旧によって発
生した長い時間例えば２秒のブレーク信号に対する動作
であり、ｆｂｌはモノマルチバイブレークＭＭ２によっ
て発生した短い時間例えば１秒のブレーク信号に対する
動作である。ブレーク信号の発生すなわちモノマルチバ
イブレークＭＨ１，ＭＭ２によって発生しノアゲートを
介して出力された信号は共にハイレベルからローレベル
（第４図（ａｌ ｆｂ）の■における■）に変化する。
生した長い時間例えば２秒のブレーク信号に対する動作
であり、ｆｂｌはモノマルチバイブレークＭＭ２によっ
て発生した短い時間例えば１秒のブレーク信号に対する
動作である。ブレーク信号の発生すなわちモノマルチバ
イブレークＭＨ１，ＭＭ２によって発生しノアゲートを
介して出力された信号は共にハイレベルからローレベル
（第４図（ａｌ ｆｂ）の■における■）に変化する。
このハイレベルからローレベルの立下りで、ブレーク
検出回路４−ｎのモノマルチハイブレーク間はワンショ
ット動作をし、特定時間（第４図、Ｋ） （ｂｌの■に
示す）ローレベルを出力する。 そして特定時間後ハイ
レベルに変化する。 ブレーク信号が長い時にはモノマ
ルチハイブレーク間がハイレベルに変化してから、ブレ
ーク信号がローレベルからハイレベルに変化する。 ラ
ッチ４〃はクロックの立上がりでその入力しているデー
タを取り込むので、モノマルチバイブレークＭＭ＆こＱ
出力が発生している時にはブレーク信号すなわちモノマ
ルチバイブレークＭＨＩの立上がりに対してはこのラッ
チ４〃はハイレベルを出力する。 即ち■においてハイ
レベルをランチし、出力がハイレベルとなる。
検出回路４−ｎのモノマルチハイブレーク間はワンショ
ット動作をし、特定時間（第４図、Ｋ） （ｂｌの■に
示す）ローレベルを出力する。 そして特定時間後ハイ
レベルに変化する。 ブレーク信号が長い時にはモノマ
ルチハイブレーク間がハイレベルに変化してから、ブレ
ーク信号がローレベルからハイレベルに変化する。 ラ
ッチ４〃はクロックの立上がりでその入力しているデー
タを取り込むので、モノマルチバイブレークＭＭ＆こＱ
出力が発生している時にはブレーク信号すなわちモノマ
ルチバイブレークＭＨＩの立上がりに対してはこのラッ
チ４〃はハイレベルを出力する。 即ち■においてハイ
レベルをランチし、出力がハイレベルとなる。
一方モノマルチバイブレーク聞がローレベルからハイレ
ベル変化する前、モノマルチバイブレークＭＭ２で発生
したブレーク信号がローレベルからハイレベルに変化（
ｉるので、（この時のラッチ４〃の入力はローレベルで
あるから）ランチ４〃の出力はローレベルとなる。 そ
の結果第４図ｆａｌ（ｂｌの■に示すようにブレーク信
号の長さ即ちブレーク時間に対応してブレーク検出器４
−ｎの出力が異なる。 以上の動作によってブレーク検
出器４−ｎはブレーク信号のローレベルの長さを検出し
、特定時間以上の時にハイレベルを出力する。
ベル変化する前、モノマルチバイブレークＭＭ２で発生
したブレーク信号がローレベルからハイレベルに変化（
ｉるので、（この時のラッチ４〃の入力はローレベルで
あるから）ランチ４〃の出力はローレベルとなる。 そ
の結果第４図ｆａｌ（ｂｌの■に示すようにブレーク信
号の長さ即ちブレーク時間に対応してブレーク検出器４
−ｎの出力が異なる。 以上の動作によってブレーク検
出器４−ｎはブレーク信号のローレベルの長さを検出し
、特定時間以上の時にハイレベルを出力する。
これより、前述したデータ網において、交換機に第３図
に示したブレーク検出回路を設けることによって長時間
のブレークに対してのみ交換機がブレークを受は付ける
ようになる。
に示したブレーク検出回路を設けることによって長時間
のブレークに対してのみ交換機がブレークを受は付ける
ようになる。
第５図は端末器と交換機ならびに計算機との信号の送受
の関係を示すフロー図である。 初期状態においては交
換機は端末と計算機とを結合していない。
の関係を示すフロー図である。 初期状態においては交
換機は端末と計算機とを結合していない。
よって結合するためにまず、オペレータは端末機より長
時間ブレークの信号（２秒間）■を発生する。 それに
よって交換機より端末機へ、“ＰＬＥＡＳＥ ＲＥＱ
ＵＥＳＴ ”Ｑｏなるメソセージが送出され、端末機は
そのメツセージを表示部等に出力する。 オペレータは
そのメソセージを確認してから、“−ＣＮＸＸ” （Ｘ
Ｘはチャンネルナンバー）αキーインし、交換機に送る
。 そのチャンネルが使用可能であれば第５図のような
メソセージ“’ Ｃ０ＮＮＥＣＴ ＯＫ”■が交換機よ
り端末機に送られ表示される。 これとほぼ同時に交換
機は入力された端末機のチャンネルと計算機のチャンネ
ルを接続する。 これによって端末機と計算機とが結合
され交信中■となる。 この時からオペレータは端末機
より計算機を使用することができる。 この状態すなわ
ち端末機と計算機が結合している間にのにおいては当然
ながら計算機に端末機からブレーク信号を発生すること
がある。 その時のブレークを１秒としておくと、前述
したように交換機は約２秒以上のブレークしか受は付け
ないので、計算機との交信中のブレークは交換機を通過
するのみである。 さらにオペレータが作業を終了し交
換機に於ける接続を断にするため、端末機より長時間ブ
レーク（２秒）・を送出する。
時間ブレークの信号（２秒間）■を発生する。 それに
よって交換機より端末機へ、“ＰＬＥＡＳＥ ＲＥＱ
ＵＥＳＴ ”Ｑｏなるメソセージが送出され、端末機は
そのメツセージを表示部等に出力する。 オペレータは
そのメソセージを確認してから、“−ＣＮＸＸ” （Ｘ
Ｘはチャンネルナンバー）αキーインし、交換機に送る
。 そのチャンネルが使用可能であれば第５図のような
メソセージ“’ Ｃ０ＮＮＥＣＴ ＯＫ”■が交換機よ
り端末機に送られ表示される。 これとほぼ同時に交換
機は入力された端末機のチャンネルと計算機のチャンネ
ルを接続する。 これによって端末機と計算機とが結合
され交信中■となる。 この時からオペレータは端末機
より計算機を使用することができる。 この状態すなわ
ち端末機と計算機が結合している間にのにおいては当然
ながら計算機に端末機からブレーク信号を発生すること
がある。 その時のブレークを１秒としておくと、前述
したように交換機は約２秒以上のブレークしか受は付け
ないので、計算機との交信中のブレークは交換機を通過
するのみである。 さらにオペレータが作業を終了し交
換機に於ける接続を断にするため、端末機より長時間ブ
レーク（２秒）・を送出する。
これにより、前述と、同様に交換機より“ＰＬＥＡＳＥ
ＲＥＱ［ＩＥＳＴ”■なるメツ心−ジが送出される。
この時端末機より現在接続されている線を断にするコ
マンドを送出する。 このコマンドが“−〇Ｔ″■であ
る。 このコマンド゛−ＣＴ”を交換機が受り付けると
、現在接続している線を断にし、終了したメソセージ“
ＧＯＯＤ ＲＹＥ”■を送出する。
ＲＥＱ［ＩＥＳＴ”■なるメツ心−ジが送出される。
この時端末機より現在接続されている線を断にするコ
マンドを送出する。 このコマンドが“−〇Ｔ″■であ
る。 このコマンド゛−ＣＴ”を交換機が受り付けると
、現在接続している線を断にし、終了したメソセージ“
ＧＯＯＤ ＲＹＥ”■を送出する。
前述の交換機と、計算機それぞれに対して特有のブレー
ク時間を設け、それによってブレークのたびに交換機、
計算機それぞれに共通にブレークをかけることなく、交
換機を動作させて端末機と計算機とを接続し、ジョブの
終了と共に交換機の接続を断にすることが可能となる。
ク時間を設け、それによってブレークのたびに交換機、
計算機それぞれに共通にブレークをかけることなく、交
換機を動作させて端末機と計算機とを接続し、ジョブの
終了と共に交換機の接続を断にすることが可能となる。
（７）発明の効果
以上述べたように本発明はデータ網を接続すなわち端末
機等の装置間の結合を行う交換機において端末機等より
発生するブレーク信号のローレベルの時間を複数段けそ
の時間によってブレークがかかる装置を選択して行うよ
うにしたものであり、本発明によれば簡単な回路で高速
処理が可能な交換装置を得ることが可能となる。
機等の装置間の結合を行う交換機において端末機等より
発生するブレーク信号のローレベルの時間を複数段けそ
の時間によってブレークがかかる装置を選択して行うよ
うにしたものであり、本発明によれば簡単な回路で高速
処理が可能な交換装置を得ることが可能となる。
第１図は交換機の回路構成図、第２図は本発明の実施例
の回線要求検出部４の構成図、第３図は本発明の実施例
のさらに詳細な回路図、第４図は本発明の実施例のタイ
ムチャート図、第５図は信号の送受を行うフロー図であ
る。 ＭＭ、 ＭＭｉ ＭＭ２・・・モノマルチバイブレーク
ＮＯＲ・・・ノアゲルト ４〃・・・ラッ
チ １・・・プロセソ＋ ２・・・メモリ
３・・・制御部 ４・・・回路要求検出部
５・・・交換部６・・・端末網 特許出願人 カシオ計算機株式会社代理人弁理士
大 菅 義 之 第１図 第２図 第３図 第４図 （０） 第５図 発す島末 交中委１
機 立寸實杉受□
□□
の回線要求検出部４の構成図、第３図は本発明の実施例
のさらに詳細な回路図、第４図は本発明の実施例のタイ
ムチャート図、第５図は信号の送受を行うフロー図であ
る。 ＭＭ、 ＭＭｉ ＭＭ２・・・モノマルチバイブレーク
ＮＯＲ・・・ノアゲルト ４〃・・・ラッ
チ １・・・プロセソ＋ ２・・・メモリ
３・・・制御部 ４・・・回路要求検出部
５・・・交換部６・・・端末網 特許出願人 カシオ計算機株式会社代理人弁理士
大 菅 義 之 第１図 第２図 第３図 第４図 （０） 第５図 発す島末 交中委１
機 立寸實杉受□
□□
Claims (3)
- （１） 入力回線より入力するブレーク信号によって示
されるブレーク時間を検出する検出手段を有する装置に
おいて、前記入力回線より入力するブレーク信号のブレ
ーク時間を前記検出手段で特定時間と比較し、前記比較
結果によって前記装置が前記ブレーク信号を受は付ける
ことを特徴としたブレーク信号伝送方式。 - （２） 前記検出手段は前記入力回線がクロック端子に
加わる単安定マルチバイブレークと、前記入力回線がラ
ンチクロックに加わるランチ回路とより成り、前記単安
定マルチハイブレークの出力が前記ラッチ回路の入力に
加わり、前記ランチ回路の出力が前記装置に加わること
を特徴とする特許請求の範囲第１項記載のブレーク信号
伝送方式。 - （３）前記装置は交換機であり、入力回線には端末装置
が接続されたことを特徴とする特許請求の範囲第１項記
載のブレーク信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58032609A JPS59158651A (ja) | 1983-02-28 | 1983-02-28 | ブレ−ク信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58032609A JPS59158651A (ja) | 1983-02-28 | 1983-02-28 | ブレ−ク信号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59158651A true JPS59158651A (ja) | 1984-09-08 |
Family
ID=12363592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58032609A Pending JPS59158651A (ja) | 1983-02-28 | 1983-02-28 | ブレ−ク信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183356U (ja) * | 1984-11-08 | 1986-06-02 | ||
| JPS62161236A (ja) * | 1985-10-17 | 1987-07-17 | アムペックス コーポレーシヨン | 直列デ−タ通信方式 |
-
1983
- 1983-02-28 JP JP58032609A patent/JPS59158651A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183356U (ja) * | 1984-11-08 | 1986-06-02 | ||
| JPS62161236A (ja) * | 1985-10-17 | 1987-07-17 | アムペックス コーポレーシヨン | 直列デ−タ通信方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0654742A2 (en) | Multiple bus interface | |
| CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
| CN101354614A (zh) | 资源共享装置以及其控制方法 | |
| JPS59158651A (ja) | ブレ−ク信号伝送方式 | |
| CN111858459B (zh) | 处理器及计算机 | |
| JP7465375B2 (ja) | ホストブリッジ機能を有するｕｓｂハブ装置及びその制御方法 | |
| US6970965B2 (en) | Base system for bus connection with docking system and method for controlling the same | |
| JP2988443B2 (ja) | データ転送方式 | |
| CN209640758U (zh) | 一种服务器及其处理系统 | |
| US7702838B2 (en) | Method and apparatus for configuration space extension bus | |
| JPH0248757A (ja) | データ通信方式 | |
| JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS6126706B2 (ja) | ||
| JPH0248763A (ja) | 可変長データ通信方式 | |
| JPH02115962A (ja) | コンピュータ装置とその周辺装置との接続方式 | |
| JPH03139753A (ja) | コンピユータ・システム | |
| JP2541686B2 (ja) | 入出力制御方法 | |
| JP2794025B2 (ja) | データ転送方法 | |
| JP3236275B2 (ja) | キーボードおよびマウスのホットプラグ装置 | |
| JPH04137061A (ja) | データ伝送制御回路 | |
| JPS5994159A (ja) | デ−タ転送制御方式 | |
| JP2502850B2 (ja) | Ｓｃｓｉシステムのコミュニケ―ション方法 | |
| JPH03258139A (ja) | Ｉｅｅｅ―４８８インタフェースネットワーク | |
| JPH05282225A (ja) | 端末間データ通信装置 |