JPS59151317A - ビデオ・アドレス・コ−ド信号デコ−ド装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ビデオ磁気フーープ十のビデオ信号でコー
ド化されるティシタルアドレス信号をデコ（１２） 一ドするための装置に関し、特に磁気テーノ土Ｕこ記録
された垂直間隔時間コード（ｖｒｑ”ｃ）をデコードす
るための装置に関する。

ビデオ磁気テープレコーダにおいて、コード化されたア
ドレス情報はしばしば定期的Ｖこ磁気テープ上のビデオ
情報と共に記録される３、テープの以後の編集の間、コ
ード化された情報は読み出されてデコードされろことが
でき、その結果中じた位置情報は編集装置内に確実にテ
ープを位ＩＡするために使用される。編集動作を効果的
に実行するため、コード情報が編集開始前にテープをお
およそ位置すげるために使用されるようにテープが速い
前進速度又は巻き戻しのいずれかで移動ｌ〜ているどき
コード信号を読む能力を有することが望ましく−６ 通常の使用上少なくとも２つの型のコード信号が現在あ
る。これらのコード信号のひとつはビデオ情報を伴うキ
ュー・トラック又はセパレート・オーティ・ｌ・ラック
における磁気テープ上に垂直に記録されている縦時間コ
ード信号である。

（１３） 共通に使用される時間コード信号の別のタイプ−２垂直
間隔時間コード（Ｖ　Ｉ　Ｔ　Ｃ）信号として知られて
いる。、８１〜４　Ｐ　ＴＥ時間コード信号との対比に
おいて、Ｖ　Ｔ　Ｔ　Ｃ信号はビデオ情報の中にはめ込
まれ、そして附随したトラックよりもビデオ記録トラッ
クそ、１１．自体に記録されている。通常、Ｖ　、Ｉ　
Ｔ　Ｃ信号は、対応するテープロケーションが書き込ま
］１．そして時１分９秒、フレームそしてフィールド情
報、さらにコード動作および受取り誤り用の検査に使用
される型にはまったＣ　ＲＣ誤り訂正コードを含んでい
る相対時間に関するコート化された情報を含んでいる。

同じｖ］ＴＣ信号コードは各ビデオフィールドの垂直の
ブランキング間隔内の２つの隣り合わない水平の期間の
中に定型的にコード化されている。

コード化された情報は再生される映像を干渉しない、な
ぜならビデオ信号は監視走査線か再追跡する時間を許容
する垂直間隔中通常、ブランクにされる。

テープが通常の再生速度で移動しているかある（］４） いは停止しているとき、通常の編集動作中容易にデコー
ドされることができるように定まったクロックあるいは
゛ビット″速度で磁気テープ上にコード化される。しか
しながら、テープが実際の編集動作前に速い前進又は巻
き戻しモードで走行しているとき、相対テープ位置を検
出するために速いテープ速度でＶＩＴＣ信号を記録する
ことができることが便利である。

ＶＩＴＣ信号が定まった周波数の局部発振器を使用する
回路を備えた磁気テープから読み出された混成ビデオ信
号から通常デコードされることにおいての問題がいくつ
かの先行技術のＶＩＴＣデコード回路に喚起される。こ
のような回路において、デコード発振器はテープから読
み出された信号と同期化され、そして通常の再生ビット
速度で到来データ流れをサンプルするために使用される
。

しかしながら、いくつかのテープ記録フォー　マット上
、テープから読み出される信号の実効ビット速度はテー
プレコーダ読み出しヘッド上のテープ速度と共に変化す
る。巻戻し又は速い前進動作中（１５） の如くテープ速度が増加するに従い、テープから読み出
される複合信号のビット速度はまた増加する。増加した
ビット速度が通常の再生ビット速度から意味深く変化す
るとき、到来波形をサンプルするために一定周波数発振
器を使用するデコード回路は安定して信号をデコードし
ないであろう。

したがって、テープが再生速度で移動しているか又は停
止している時にのみアドレス情報を発生するＶＩＴＣ信
号を使用する他の先行技術のアドレスデコード回路が進
展した。高テープ速度で縦時間コードが位置を検査する
ために使用された。

これらの先行技術回路はテープ上に記録されるべきＶＩ
ＴＣ信号と縦のコードの両方、したがって両方のタイプ
の信号をデコードすることができる回路を要求する困難
さを被むった。

別の先行技術装置は、電子的にテープ速度を測定しそし
て従って発振器周波数を調整することによって局部デコ
ード発振器周波数がテープ速度に比例して変化すること
において発展した。これらのシステムにおいて、テープ
速度は２つの水平の（１６） 同期パルスとの間に生じる時間間隔の如きテープ上の２
つの定点間に発生する時間間隔を検出することによって
測定される。後者のシステムは電子的ノイズからインタ
ーフェイスする問題が有りそしてテープ速度を検査する
ために必要とされる回路は複雑で高価である付加的困難
さを被むっていた。

この発明の目的はＶＩＴＣ信号がコード化されてるテー
プが停止しているか又は遅いあるいは速い速度で走行し
ているかいずれかであるとき、“ＶＩＴＣ信号を正しく
デコードするために使用されるデコードクロック速度を
導くことである。

この発明の別の目的はＶＩＴＣ信号をデコードするため
のクロック速度が複雑な回路を使用せずに導き出せる装
置を提供することである。

この発明のさらに他の目的はノイズ又は外来の信号の中
にあってさえＶＩＴＣ信号デコードクロック速度を導き
出すことができる装置を提供することである。

発明の一実施例において前述した問題が解明さく１７） れそして前述の目的が達成される。その実施例において
プログラム可能な可変周波数発振器が型にはまったＶＩ
ＴＣ信号デコーダに使用されている通常の定周波数発振
器と取り替えられている。デコード回路は最初、プログ
ラム可能発振器を調節することによりＶＩＴＣ信号をデ
コードすることを試み、初期°゛試し″周波数（通常、
再生周波数）を発生する。標準誤りおよび訂正回路がＶ
ＩＴＣ信号中にアドレス情報と共にエンコードされてい
るＣＲＣ誤りコードを監視するために使用される。

誤り検出回路の出力は局部発振器によって発生されるデ
コード周波数を制御できるコンピュータによって監視さ
れる。もし誤り検出回路が試しデコード周波数を使用し
てＶＩＴＣ信号が正しくデコードされたことを示すなら
ば、試し周波数はデコード周波数として選択される。も
し誤り訂正回路がＶＩＴＣコードが誤ってデコードされ
たことを示すならば、プログラム可能発振器周波数は第
２の試しデコード周波数として使用されるわずかに高い
デコード周波数にコンピュータによって変え（］８） らねる１、別のデコード誤りは開始試力周波数よりもわ
ずかに低い第６の試しテコード周波数を選択するための
装置を生じる３、さらにそれ以上の誤りは再ひ出生周波
数を試みるためのシステムをＬ（−：じる１、継続−４
−るデコード誤りはプログラム用能な発振器をさらに調
整してＶ　Ｉ　７ｉ″Ｃ信月が誤り無し状態において受
は取られるまで誤り無しデコードを生成したごとを最後
に知られる再生周波数と発振器周波数とで散在されてい
る遂次に高および低周波数（交互の順番に）の試しテコ
ード周波数を発生する。、 第１図は垂直間隔時間コードが標準ビテオ信弓の中（に
挿入されている場所を示す電子的波形である。ＶＩＴＣ
コードは通常のビデオ信号と同じスペースを占有し、ず
なわち、そね、は基礎電圧上に位置し、コードの第１ビ
ツトが水平１１パルスの前縁の増幅点の５０％のはＸ：
１０．５マイクロ秒後に開始するようＶこカラー・）・
−スｌ−ｉ号の直後の水イラインに挿入される。

周知の標準に従って、第１図に示される波形はライン１
０とライン２０との間の２つの非隣接水）［ラインの中
の垂面フランキンク間隔の中に入れら牙１、そしてすべ
てのビデオ・フィールドにとって回しライン１ｆｉ−寸
な占めろ。完全ｔ（Ｖ　Ｉ　’Ｊ”　Ｃコード（／ｊ９
０ビットから成り、それは水平ライン速度の所定の関数
であるヒツト速度で磁気テープ上に記録さ上しる。、コ
ードは時カウント数、分カウント数、秒カウント数およ
びフレーム・カウント数によってテープ上のフレーム・
ロケーションｔ　’ＰＭ　５５２する。各カウント数は
修正さね、たＮ　Ｒ，Ｚ変調方式を使用する２進化コー
ド１０進法でコード化されろ。エンコード波形とＶ　、
１．　Ｔ　Ｃコードをタイミングするさらに完全な記述
は１９８１年９月号のＳ　Ｍ、　、Ｐ　Ｔ　Ｅ・ジャー
ナルに示されていイ）。

第２図はビデオ磁気テープのセクション上に記録される
ようなコード番号の実際の構成の拡大図を示す。同期化
目的のために、定向期化パターン（テイジタル゛Ｄパに
続いてディジタル゛′１′′からなる）は１０ビット間
隔でチーブトに周期的（Ｆ：コード化される３、 ユーザによって独立して特定されるグループのビットに
従うアドレス番号を特定する所定パターンに記録されて
いるグループの情報ビットに、同期ビットパターン間に
位置されている。

第２図に示されている磁気チーブのセクションは２５時
間、４０分、６２秒、１５フレームに対応スるコード化
されたアドレスを含む。したがって、開始同期パターン
に続いて左に示される第１の４つのアドレスビットは５
（１０１ｔ］”）ノために２進化コード１０進でコード
化される。

４つのユーザ・ビットは順番に一対の同期ビットに続け
られるフレーム・ビットに続く。便合に従い、単に３０
フレーム（Ｏ〜２９と符号されている）であるから、単
に２ビツトがフレーム・アドレス番号の最有効ビットを
コード化するために必要とする。第２図においてこのビ
ットは１としてコード化されている。４ビット・フレー
ム・アドレス・フィールドの残りの２ビットの０・とつ
け゛′ドロップ・フレーム′°ビットのために使用さ牙
１、このビットは継続した記録動作中、カラーテレヒ（
２１） 信号を処理する方法に従うタイミング差を解明するため
にあるアドレス番号が継続した連鎖のアドレスから省略
さ」ｔているか否かを示すために使用される。

フレーム・アドレス番号の他のビットば゛カラー・フィ
ールド″ビットのために使用され、このビットは信号中
にカラー情報のコード化とみなされる情報を運ぶために
使用される。

ドロップ・フレーム・ビットおまひカラー・フィールド
・ピッｌ−ｉｄ　１グループの４つのユーザ・ビットお
よび２つの同期ビットに夫々続く。秒コード、分コー１
色又は時コードの残りの最少および最大有効ビットは同
様に記録される。秒数の最大ピッ］・ば５よりも大きく
することができず、単に６ビツトがこの情報をコード化
するために使用される。４ビツト・グループの残りのビ
ットはフィールド・コードビットを記録するために使用
され、フィールド・コード・ビットはコードの中に％定
されたフレームのフィールドが挿入されていることを表
示する（コードが第１のフィールドに（２２） 置かれているとき０°′がこのロケーションに挿入され
、そして°１′″が第２のフィールドのために挿入され
る。）。

ユーザが特定したビットを含む実際のアドレス・コード
情報はビット番号７９を含む８つのユーザのビット・グ
ループで終了する。ビット８０と８１は標準”　１０　
’″パターン中同期ビットである。ビット８２〜８９は
周知の回路によって発生される標準誤り検出コードであ
る巡回冗長検査（ＣＲＣ）コードでコード化される。

図面の第６図は速い前進９巻き戻し、通常の再生速度又
は停止を含む各種速度で走行している磁気テープから発
生する信号をデコードするために使用される実例となる
読取回路の詳細なブロック図である。デコード回路はデ
ータバス３５４上に置かれそして共通リードと関連する
情報によってコンピュータ（図示せず）により制御され
そして調整される。バス６５４は単一のラインとして示
されているが、実際には８つの信号ラインから構成され
、それは双方向性でコンピュータから発生（２３） されそして回路に与えられることを許容し、回路から発
生されたデータをコンピュータへと許容する。

本発明によねばコンピュータはデコード回路の中の局部
発振器の周波数を制御してデコード・クロック速度中所
定のパターンを探索する。そのデコード・クロック速度
はたとえビデオ磁気テープ・レコーダが通常の再生速度
９巻き戻し速度又は速い前進速度で走行しているとして
もＶＩＴＣ信号の適当な受は取りを許容するであろう。

特に、ＶＩＴＣ信号を適当にデコードするために、デコ
ード回路はＶＩＴＣ信号が記録されている水平ラインを
最初に位置しなければならない。ラインの正しいグルー
プが位置された後、ラインに到来する信号はＶＩＴＣ情
報を得るためにその信号に同期化されている局部発振器
によってサンプルされなければならない。サンプル動作
中、到来信号はコード化された情報がもし正しく受は取
られたならば使用され得るように記憶されなげればなら
ない。もし到来ＶＩ　ＴＣ情報が正しく受は取られな（
２４） かったならば局部発振器周波数は変更され、そしてデコ
ード動作が再び開始されなければならない。

したがって、第６図に示される回路は５つの主要部分を
有する。第１の部分は水平および垂直同期信号とテープ
レコーダ読取ヘッドから生成される複合ビデオ信号から
のＶＩＴＣコードとを分離するために使用される回路か
ら成る。

特に、ビデオ磁気テープレコーダ（図示せず）の読取ヘ
ッドによって発生されるビデオ信号は端子３００を介し
てデコード回路に入力し、周知の電子回路であるビデオ
増幅器３０２に与えられる。

ビデオ増幅器６０２は記号を増幅して回路の剰余を動作
するのに十分な信号長を与える。増幅されたビデオ信号
はビデオ増幅器６０２の出力から信号ストリッパ３０４
へ与えられる。ストリッパ６０４は６．５８メガヘルツ
色バースト信号および他の非所望の高周波数を除去する
ために増幅信号をフィルタする周知のアナログ回路を含
み、直流レベルを復元するために回路をクランプしそし
てＶＩＴＣ信号、水平同期パルスおよび垂直同期バ（２
５） ルスを分離する。ＶＩＴＣ信号はス）　ＩＪツバ６０４
のＶＩＴＣ出力で発生され、そして短かい正のパルスが
ほぼ同期信号の受は取り左同時に水平および垂直同期出
力に与えられる。

ＶＩＴＣコードがライン１０からライン２０を介してい
くつかの水平ライン上に位置するので、ＶＩ　ＴＣコー
ドがどのライン上に位置するかを決定するために読取回
路が与えられた範囲内のラインを探索することが必要で
ある。ラッチ３１４゜３１５．３２０およびラインカウ
ンタ６１８を含むデコード回路の第２の主要部分はこの
機能を実行する。

特に、便宜上、デコード回路はライン１０〜２０を含む
所定の水平ライン範囲を探索するためにニー・ザにプロ
グラムされることができる。所望の範囲をセットするた
めに、ユーザはコンピュータに範囲情報を通信するロー
タリスイッチ上のレンジの開始ライン番号およ゛び終了
ライン番号をセットする。コンピュータはそれから開始
および終了値をディジタル化し、そしてＶＩＴＣコード
の（２６） ために開始値から終了値まで探索するためにデコード回
路を制御する。

さらに７％に、コンピュータは情報をデータバス３５４
−１−、に位ｆｉシそしてラッチろ１４および６２に接
続されているり・−ド（図示せず）十に制御パルスを発
生させることによって開始ラインカウントをラッチ６１
４に、終了ライン・カラン１．４ｊラツチ３２０にロー
ドする。

開始カウントラッチ３１４の出力はピット対ビットのひ
とつの人力に与えられる。同様に、終了カウントラッチ
３２０の出力はビット比較器６２２の一人力に与えられ
る。比較器６１６と３２２は作動されているとき、ラッ
チろ１４と６２０に記憶されたカウントとラインカウン
タ３１８とを比較する。、比較器６１６と３２２は、順
番に信号ストリッパ３０４の同期出力によって制御され
るタイミング回路により動作される。特に、ストリッパ
ろ０４によって発生さハる垂直同期信号は同期トリガフ
リップフロップ１８をクロックするために使用される。

垂直同期信号が受は取られる前（２７） にＶＩＴＣコードは発生ずることができ／Ｉいから、フ
リップフロップ６０８の出力ＱとＱ　はデコード回路の
動作を開始しおよび制御するために使用される１、 フリップフロップ３０８のＱ出力はナンドクー−１−３
１２の一人力に与えられ、そしてクー１−３１２は垂直
同期パルスが受は取られてフリップフロップ６０８を゛
セット″シた後に作動される。ナンドク−１−３１２ノ
佃の人力はインバータ３０６　Ｋよって生成された水平
同期パルスの受は取りと同時に発生さ」する反転された
タイミングパルスによって与えら牙］７る。インバータ
３０６１Ｌ基づき、ナンドク−１−３１２はストリッパ
３０４の出力が°゛・・イ″になろときの水平同期パル
スの終了まで比較器６１６と６２２を禁止するだろう。

この禁止はラインカウンタ３１８が偽り動作を静めそし
て防ぐようにする。

ラインカウンタ３１８はクー１−３２４によって増分さ
れ、ゲート３２４は今度フリップフロップ６０８がｉ１
１述したように垂直同期パルスによって（２８） パセット″されるとき作動されろ。

特に、゛セット″フリップフロップ６０８はそのＱ”出
力からゲート６２４の上方人力へ゛ロウパ信号を力える
。

ゲート６２４の下方の人力はインバータ３０６の出力に
接続され、このようなカウンタ３１８は各水平同期パル
スの終端で増分される。

したかって、各水平間隔中、カウンタろ１８は増分され
、そして比較器６１６と６２２はラッチ６１４と３２０
に記憶された開始および終了ラインカウント番号と増分
されたラインカウントを比較するために作動される。カ
ウンタ６１８の出力がラッチ６１４に記憶された開始カ
ウントと等しくなるまで動作がこのような方法で継続す
る。これが生じているとき、比較器ろ１６は試し間隔フ
リップフロップ３２６をクロックするためにクロック信
号を与える。

クロック信号に対するフリップフロップ３２６の応答は
開始アドレスランチ６４０からＤ入力に与えられる信号
に従属している。

（２９） 開始アドレス・ラッチ６４０はデータバス３５４を介し
てコンピュータによってロードされ、そして以後述べら
れるようにランダム・アクセス・メモリ３３６と制御ビ
ットをアドレスするために使用されるアドレスを含む。

制御ビットはマイクロコンピュータによって用いられ、
時間コード情報を処理１〜て無いで代りにデコード回路
が時間コード゛走査パを実行することを期待しているこ
とを表示する。通常、このビットは１′′にセットされ
１、第３図に示される回路において走査動作を開始する
。

＋１１　Ｉ＋又は″ハイパ信号がリード５２９を介して
フリップフロップ６２６のＤ入力に供給される。

したがって、クロック信号が比較器６１６の出力から受
は取られるとき、フリップフロップ３２６は“′セット
″され、開始ラインカウントが達成しそして回路が終了
ラインカウントが到来するまで各継続するラインのため
の到来コード信号を処理するよう準備していることを表
示する。

（３０） 回路の次の大部分は到来ＶＩＴＣコードを受は取りそし
てデコードするデコード回路である。この回路はＶＩＴ
Ｃラッチ３１０およびＤ／Ａコンバータ３５２、電圧制
御発振器、５５０、ドライバ３４６からなる可変周波数
発振器からなる。

特に、フリップフロップ６２６が前述したようにライン
カウンタ回路によって°′セット″されているとき、そ
のＱ出力の゛°ハイ′”信号はアントゲ−４３３０に与
えられて作動する。ゲート３６０はインバータ３０６の
出力と信号ストリッパ６０４の水平出力を介してそれに
よって制御される。特に、前述したように水平同期パル
ス中、°゛ハイ″信号ス）　ＩＪツバ６０４から生成さ
れ、インバータ６０６によって反転されてアンドゲート
３３０の左側入力へ供給される。それと同時にゲート６
６０はフリップフロップ６３２のリセット入力に゛′ロ
ウ″信号を供給してリセットする。

水平同期パルスの終りにインバータ６０６は°′ハイ″
信号を生成してアントゲ−）３５０を作動し、フリップ
フロップ６３２からのリセット信（３１） 号を除去する。

フリップフロップ３３２はＶＩＴＣコードのための到来
ビデオ情報の検査を開始するために用いられる。リセッ
ト状態においてそのＱ出力に″ロウ″信号を与え、後述
するように到来信号を検査開始できるようにＣＲＣ検査
器６６４に°゛ロウ゛信号与えてリセットする。フリッ
プフロップろろ２は信号ストリッパ６０４から受は取ら
れた第１のＶＩＴＣ信号の前縁によってパセット”され
、そして゛セット″フリップフロップ３６２のＱ出力に
おける゛°ハイパ信号はナンドゲ−）３４２に与えられ
それを作動し、後述するようにプログラム可能クロック
によって生成されたクロックパルスがビットカウンタ６
６８の減算カウント入力に与えられるように作動する。

加えて°′セット″フリップフロップ３３２はそれを作
動するＣＲＣ検査器６６４のリセット入力からのｉつ信
号を除去して到来ＶＩＴＣ信号の検査を開始する。

ＶＩＴＣ’信号は、またラッチ３１０のＤ入力に（３２
） 与えられる。ラッチ６１０はゲー１−３４２の出力によ
ってＶＩＴＣ信号をサンプルするために制御され、ゲー
ト３４２はＤ／Ａコンバータ６５２、電圧制御発振器３
５０および８除算カウンタ３４６から成るプログラム可
能クロックによって制御される。

本発明に従うと、）コンピュータは後述するように、所
定の計画に従ってＤ／Ａコンバータ３５２によって発振
器のデコード周波数をセットする。

デコード周波数をセットするために、コンピュータはデ
ータバス６５４上のＤ／Ａコンバータ６５２に８ビツト
指令ワードを与える。Ｄ／Ａコンバータ６５２はディジ
タル入力として受は取られる信号に対応するアナログ出
力を与える周知のディバイスである。アナログ出力は電
圧制御発振器３５０に供給される電圧であり、発振器６
５０の周波数はＤ／Ａコンバータ３５２に与えられるデ
ータワードに従って制御される。

特に、発振器６５０はＶ、ＩＴＣ情報の期待されるビッ
ト速度の８倍で発信すをように制御される。

（３３） 発振器３５０の出力は８除算カウンタ３４６に供給され
、それによって期待ビット速度でナントゲート３４２に
クロックパルスを与える。カウンタ３４６はディレィ６
５１によって到来ＶＩＴＣ情報に同期される。特に、ま
たフリップフロップ３６２をクロックするＶＩＴＣ情報
の第１の立上り縁はディレィ３５１によって導かれる短
い遅延の後カウンタ３４６をリセットする。

同期化された後、カウンタ３４６はカウントを開始し、
８カウントの後その出力はナントゲート３４２を不動作
にする゛ロウ″になる。ナントゲート３４２の出力はそ
れによって°９ハイ＋＋になりラッチ６１０をクロック
して第１のＶ’ＩＴＣビットをそのシステムにラッチす
る。加えて、ゲート３４２によって生成された°′ハイ
″信号はＣＲＣ検査器３３４をクロックして第１の受取
りＶＩＴＣビットの処理を開始する。

ＣＲＣ検香器３３４はデコード回路の第４の主要部分で
あり、到来信号を検査してそれが正しく受は取られたこ
とを確認する周知の回路である。

ｆすｌ） それは排他的オアゲート・フィードバックを備えたシフ
トレジスタを使用した便合の良い方法で実行することが
できる。もし■ＩＴＣ信号ワードが正しく受は取られた
ならばＣＲＣ検査器６６４の出力は″ノ１イ′”になる
。

後述されるように本発明によれば、ＣＲＣ検査器６６４
の出力は正しいデコード周波数が使用されているか否か
を決定するためにコンピュータにより使用される。特に
、コンピュータはＶ　ｒ　’Ｉ’　Ｃ信号の誤り無し受
取りを生じるデコード周波数を選択する。ＣＲＣ検査器
６ろ４の゛ロウ″出力によって表示されるようにもし誤
りが検出されるなら、そのときコンピュータは所定のシ
ーケンスを実行し、ＶＩＴＣ信号の誤り無し受は取りが
得られるまでいろいろな周波数を選択する。

デコード回路上の第５の最後の部分はコートが正しく受
は取られたかの決定が行なわれるまで到来ＶＩＴＣビッ
トを記憶するために用いられる一時記憶回路である。記
憶回路はアドレスラッチ６４０、ビットカウンタ３６８
、ＲＡ、Ｍろ６６に（３５） よって構成されろ。

特に、リセット状態である時作動フリップフロップ３３
２によって生成されて）パロウパ信号は、またビットカ
ウンタ６５８のロード人力に力えられてラッチろ４０に
含まれている情報をロードさせろ。テコード動作試１〜
を開始する前に、コンヒ。

ユータはＲ，Ａ　Ｍ　３ろ６用の開始アドレスをデータ
バス６５４を介してラッチ５４０・＼ロードする。

開始アドレスは到来情報が一時的に記憶されているロケ
ーションを特定する。

第１のＶ　Ｉ　’ＦＣビットが分周器３４６の出力の゛
ロウ“°信号によってラッチろ１０にストローブされた
後に、半ビツト時間後、分周器３４乙の出力は゛ハイ”
′になり、ゲート６４２を動作可能にする。それによっ
て、ゲートろ４２はその出力に゛ロウ″信号を与え、そ
の″ロウ゛はＲＡＭ３ろ６の書き込み入力（Ｗ　Ｒ”）
に力えられる。第１の受は取り八／　Ｉ　Ｔ　Ｃビット
を含むラッチ６１０の出力はそれによってビットカウン
タ３３８の中にロードされている開始アドレスの中に書
き込まれる。

（３６） 加えて、ゲート３４２の゛ロウ′”出力はビットカウン
タ３３８の減算カウント入力に与えられ、新アドレスま
で減分を生じる。

８２ビツトがＲ，Ａ、　Ｍろ３乙に記憶されるまで各折
しい到来ＶＩＴＣビットのために記憶プロセスが繰り返
えされる。それから、回路は次の８つのＣＲＣ検査ビッ
トの処理を開始する。もし全９０ビツトが正しく受は取
られたならば°゛１′′１′′信号検査器３３４の出力
にあるだろう。このパハイ°″信号はコンピュータにＶ
ＩＴＣコードが正１．　＜受は取られたことを知らせる
ためにＣＲＣフラグ・フリップフロップ３５６をクロッ
クする。

それから、ＣＲＣフリップフロップの出力はドライバ６
５８をストローブすることによりコンピュータによって
調べられ、ドライバ６５８の出力はコンピュータデータ
バス６５４を介してコンピュータに与えられ、ＶＩＴＣ
コードが正しく受は取られたことを表示する。

ＣＲＣ検出器６６４の出力での′°ハイ″信号はまたノ
アゲート６２８に与えられ、試し間隔フリ（３７） ツブフロップ６２６を゛リセット状態さぜる。フリップ
フロップ６２６がリセットされたとき、ハイからロウへ
の移行がそのＱ出力に生じ、Ｑ出力はラッチ６４８をク
ロックして試しが完了したことを表示１−る。ラッチ６
４８の出力は、ドライバ６６０に与えられ、ドライバ３
６０は試し走査が完了したか否かを検査するためにコン
ピュータにによってまたストローブされることができる
。

試しか完了したときラインカウンタ６１８の出力はまた
ラッチ６１５によってバス６５４」−にゲートされるこ
とができ、コンピュータはＶＩＴＣコードが正しく受は
取られたことをライン上に記憶できるようにする。

もしＶＩＴＣコードが水平ライン走査の終了により正し
く受は取られないならば、ス）　ＩＪツバろ０４の出力
に現われる水平同期パルスは゛ロウ″信号をインバータ
６０６によって、ＴＣ走査フリップフロップをリセット
するアンドゲート３３０に供給せしめる。フリップフロ
ップ６６２は、それによってＣＲＣ検出器６６４のリセ
ット入力に（３８） ＴＩ　、つ１１信号を与え、新しいＶＩＴＣコードを受
けを準備にリセットする。加えて、ナントゲ−１・６４
２は、フリップフロップ６３２によって不動作にされ、
それによってカウンタ６３８を減分されることから妨げ
る。水平同期ノ（ルスの終了にＴＣ走査フリップフロッ
プ６３２は再び作動され次の走査動作を開始する。

ＶＩＴＣコードが正しく受は取られるか又はカウンタ６
１８がラッチ３２０に記憶された終了ラインカウントに
達するいずれかまで動作はこの方法で継続し、その時に
比較器３２２は“′）・イ″信号を発生し、その信号は
ノアゲート６２ＢＶＣ与えられて試し間隔フリップフロ
ップ６２６をリセットせしめる。リセット・フリップフ
ロップ６２６は°′ロウ″″信号をアンドゲート６６０
に与えて不動作にし、ＴＣ走査フリップフロップをして
それによってＶＩＴＣ情報のデコード動作を終了するリ
セットを保持せしめる。

ラッチ６４８と３５６の出力を読み取ることによりＶＩ
ＴＣコードが正しく受は取られたことを（３９） コンピュータが決定した後、記憶されたＶＩＴＣコード
をさらに処理するためにＲＡＭ３３６に記憶されたデー
タをコンピュータは読み出す。

特に、コンピュータは“′０”″である制御ビットを含
む開始アドレスラッチ６４０の中のアドレスおよび制御
ワードを記憶する。この゛ロウ“信号はゲート６４４の
下位入力に与えられてゲートを作動可能にする。それか
ら、コンピュータはゲート６４４の上位入力に゛ロウ″
ストローブ信号を与え、それによってカウンタ３３８の
加算入力に″ロウ゛′信号を与える。ゲート３４４の出
力の゛ロウ”信号はまたＣＲＣフラグ３５６のリセット
入力に与えられてリセットする。

ゲート６４４０制御下において、カウンタ３６８はＲＡ
Ｍ３３６に与えられるアドレス信号を増分する。ＲＡＭ
３３６の書き込み入力（ＷＲ”）は不動作にされている
ゲート６４２の出力によって゛ハイ”に保たれているか
ら、ビットカウンタ６ろＢの出力によってアドレスされ
るロケーションに記憶されているデータはＲＡＭ３３６
の出力（４０） ／データ・リードに与えられ、そして分周器　−６３５
を介してデータバス３５４に与えられる。

ゲート３４４に与えられる各逐次ストローブ信号はビッ
トカウンタ６３８のカウントを増加し、分周器３３５を
介してコンピュータへ読み出される新アドレスをアドレ
ス指定する。

前述したように、例示したＶＩＴＣコード読取装置の動
作はコンピュータによって制御され、そして座標化され
る。例示した実施例に使用上好適なコンピュータは、カ
リフォルニア州、カパチノ（Ｃｕｐｅｒｔｉｎｏ　）に
あるシイログ社によって製造されているＺ−８０型マイ
クロコンビユータテする。

本発明のひとつの見地に従うと、ソフトウェア・プログ
ラムの制御下でこのコンピュータは所定のルーチンを実
行し、ＶＩＴＣ信号の誤り無し読み出しが読取回路から
受は取られるまで局部プログラム可能発振器のデコード
周波数を調整する。

特に、コンピュータは到来ＶＩＴＣ情報を監視し、受は
取りの中で誤りを検出して正しく無いデ（４１） コード・クロック速度を表示する。しかし、受は取り誤
りがまたノイズを含む多（の要素によって生じるので、
ノイズによって生じる妨害によるデコード−クロック速
度を誤って再調整することを避けるため、クロック速度
を再調整する前に特定されたライン範囲内のＶＩＴＣ信
号を受は取るため６つの試みを行う。

もし、ＶＩＴＣ信号がすべての６つの試みに誤まって受
は取れるならば、そのときコンピュータは通常の再生速
度に対応する速度にデコード・クロック速度をセットす
る。もし、このクロック速度が誤り無し読み取りを生じ
ないならば、最後のクロック速度は２％だけ増分されそ
して新しいクロック速度として使用される。もし、新し
いクロック速度がなお読み取り誤りを生じるならば、最
後のクロック速度は２％だけ減分される。次に、動作し
たこと知られている最後のクロック速度が試めされる。

もし、なお正確な読み取りが無いなら、クロック速度は
４％だけ増分され、そして続いて４ｑｂだけ減分される
。ＶＩＴＣコードが誤り（４２） 無く受げｌ’ＭらＪするか、又は動作（−たにどが知ら
ｉｑていイ）最後の速度のためのクロック速度が通常の
ドｊ゛生速度に対応Ｊ−るクロック速１ザに交替して使
用さＪする点において増分速度および減分速度十の所定
の限界が達成されるまで動作が継続する。

デコード・クロック調整を実行′１−るプログラム用の
ソロ−チーＡ’　−１−は第４図に示されていと）。他
の調整ル・−チンがま／、−使用されるが、このルーチ
ン（４例示−・ｊ−る実施例に好適である。点４０口で
開始し、最初の５つのステップはデコード回路を初期化
１−イ）ために用いられ、Ｖ　１．　Ｔ　Ｃコートの試
しテコードを開始１４）。峙に、ステップ４０２に示さ
れろように、期待再生速度の中心周波数に対応−」るク
ロック速度はコンピュータの適当なレジスタにロードさ
］ｌる。このプレイ速度クリック速度は周知の方法で水
平走査速度に関係イる定クロック速度である。

ステップ４０４において、ステップ４０２で口・−トさ
れたプレイ速度に対応するクロック速度が゛現在速ｍノ
ルジスタの中にロードされて保存さく４３） れる。ステップ４．０６において°゛最終速度”ルジス
タは牛だプレイ速度に対応するクロック速度にロードさ
れる。

ステップ４０８において゛スイープ（ｓｗｅｅｐ）カウ
ンタパは初期値の６にセットされる。このカウンタはク
ロック速度が自動的にコンピュータによって調節される
前に受は取られ得る誤りの数を決定する。

ステップ４１０において、コンピュータはデコード回路
の中の適当なラッチへ開始および終γライン会カウント
を次いでロー１−シ、そのカウント数は前述したように
、ユーザによってセットされるスイッチから得ら牙する
。

ステップ４１２において、コンピュータは試しラッチ（
第６図中のラッチ６４Ｂ）の出力を監視ｌ〜、プレイ速
度クロック速度を用いているＶ　Ｔ　ＴＣパルスをデコ
ードする試ｌ〜が完了した否かを決定する。もし、試し
が完ｒしないならば、コンピュータはステップ４１４に
進み、テープ・デコーダから得られる制御パルスからの
アドレス情報を（４４） 割算する。

もｔ２、試しが完ｒしたなら、コンピュータはステップ
４１６へ進み、そこで分周器３５Ｂ（第６図）を作動し
てＣＲＣフラグ・フリップフロップ６５６の出力を検査
する。もしＣＲＣフラグ・ソリツブフロップがＶ　Ｉ　
’Ｉ”　Ｃコードが正しく受は取らＪｔたことを表示す
るならば、そのときコンピュータはステップ４１８に進
み、そとで前述した方法でＲＡＭ３３６からの同期ビッ
トを読み込み、そ」Ｌらを定同期ビットパターンに対ｌ
〜て検査する。

正しい同期ビットコードはステップ４２０に示されるよ
うに全Ｖ　Ｔ　Ｔ　Ｃコードをコンピューター＼読み込
ましめる。試しがステップ４２２においてＶ　Ｔ　’ｌ
”　Ｃコードの誤り無し読み出１〜となったからコンピ
ュータは現在速度に等しい最終速度に対応するタロツク
速度をセットする。そして、ステップ４２４において、
スイープ・カウンタは初期値６にリセットさ牙しる。そ
こからコンピュータはステップ４１２に戻り、ＶＩＴＣ
コードの別の試しを実行する。

（４５） もし、反対にＣＩ　ＲＣコードがステップ４１６Ｖ。

おいて検査されるとき誤りが見い出されたならば、コン
ピュータはステップ４２６に進み、そこで試しフリップ
フロップはリセットさ脂し、そしてＲＡＭアドレス（第
６図中のラッチ３４０に記憶されている）はりセットさ
れる。ステップ４２８においてコンピュータはスイープ
・カウンタを１だけ減分１〜、ひとつの誤りが・ンは取
ら、ｈ、たことを表示する。

ステップ４３０において、コンピュータ（エスイーブ・
カウンタが６つの誤りが受は取られたときに生じるＯで
あるが否かをみるために検査する。

もし、スィーブ・カウンタがゼロでないならば、コンピ
ュータはステップ４６４に進み、ここで視性速度用のク
ロック速度がわずかに変更され、受は取り誤りがほぼ正
しいクロック速度により生じるのではなく境界受は取り
を生じることを確認する。

特に、ステップ４ろ４に示されるように、もし最後の速
度調整が増分であるなら、速度（すステップ４６８に丁
さｌｆするように２％だけ減分される。代（４６） りに、もし最後の速度調整が増分で無いならば、そのと
き速度はステップ４ろ６に示されるように２％だけ増分
されろ。いずれかの場合に、コンピュータはステップ４
１２に復帰し、別の試しをする。

ステップ４６０においてＤに等しいスイープ・カウント
によって表示されるように一列に６つの誤りが受は取ら
れたならば、コンピュータはステップ４６２に進み、そ
こで示されたシーケンスにおいて逐次ステップをとる。

受は取り誤りとなるデコード・ループを介する各経路は
コンピュータを図示された６つのステップの次のステッ
プへ進めしめる。特に、デコード・ループを介した第１
の経路はコンピュータにプレイ速度に対応するクロック
速度にセットせしめる。次に、現在クロック速度は２％
だけ増分され、それから２％だけ減分される。誤りによ
って生じるループを介した次の経路はコンピュータに誤
り無し読み取りを生じたと知られる最後の速度に対応す
るクロック速度をセットせしめる。現在クロック速度は
それから（４７） ４％だけ増分され、そして４％だけ減分される。

続いて、プレイ速度クロック速度は再び試みられそれか
らクロック速度は６％だけ増分され、そして６％だけ減
分される。誤り無し読み取りが得られるか、又は増分お
よび減分クロック速度上の設定限界が到達されるまでこ
の動作が継続する。限界が到達されたとき、プレイ速度
と最後の知られた良い速度に対応するクロック速度は変
えられる。

本発明の唯一の実施例が開示されたが、本発明の趣旨と
範囲内での変更および修正は当業者には明らかであり、
この変更と修正は請求の範囲に含ま才ｔている。

第４図に示されたステップをコンピュータに実行せしめ
るＺ−８０マイクロコンピユータ用の命令コードで書か
れたコンピューターソース・プログラムの例を参考資料
として提出する。

【図面の簡単な説明】

第１図はＶＩＴＣ信号が挿入されているロケーションを
示すビデオ波形例示図、第２図はある長さの磁気テープ
上に記録されるＶＩＴＣ信号例示（４８） 図、第６図は発明のＶＩＴＣ信号デコード装置のブロッ
ク図、第４図は局部発振器がＶＩＴＣ信号の正しいデコ
ード動作を得るために調整されることに対して使用され
るステップのシーケンスのフローチャートである。 ６０２：ビデオ増幅器　３０４−信号ス）　ＩＪツバ３
１４、５１５．３２０　：ラツチ ろ１８ニラインカウンタ３１６．３２２　：比較器６２
６：試し間隔フリップフロップ ３３４　　：　　ＣＲＣ検査器　　６６６：ランダム・
アクセス・メモリ６３８：ビットカウンタ６４０：開始
アドレスラッチ６５０：電圧制御発振器３５２　：　Ｄ
／Ａコンバータ％ＦＴ−出１ｊＡ人ｆ−スタイファ一番
コーポレーション（４９） 手続補正書 １．事件の表示 昭和ゴ年特許願第　／９りｑ８ノ　号 ２、発明の名称 ヒ゛テ゛オ・アドレス・コード′付子テ°′クート＝Ｌ
Ｊ６、補正をする者 事件との関係　　特許出願人 住所 名　行、　サ゛・スタイファー・コーす°レー″−９７
４、代理人 別紙の通り（１す・、Ｑβ、１・ＩＤ？ル５”口うの内
傳には表史紅）Ａｔｈ＋１ｉ丁のカゲミ 手　　続　　補　　正　　書 １、事件の表示 昭和５８年特許願第１９７４８１　　号２、発明の名称 ビデオ・アドレス・コード信号デコード装置６、補正を
する者 事件との関係　　特許出願人 住所 名　称　　ザ・スタイファー・コーポレーション４、代
理人 （１）明細書第４８頁１６行目に記載された「診考資料
として提出する。」を「以下のように表として示す。」
に訂正する。 （２）　　明細書第４８頁１６行目と同頁１７行目の間
に以下の表を挿入する。 以上 （２） 一９フ ＋＋Ｈ圏−国一円町四四四山山山 ＜Ｑ　ウーローＱ弓ＱつＱつ。つ 架 日 国　　　　　　　　　　Ｏ 国　　　　　　　　　　　日 （Ｊ（Ｊ山　　　　　山力 ・〜・・つ　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　コ　　　　・−１Ｊ２Ｔ＋ｃ ＜０ 山 Σ　１１ ［Ｊ日 ×　　　　　　　　　　　　　　Ｈ 〇 −寥　　　　　（Ｊ　　　　　　　　　　　　　　Ｑｌ
○―−■・−り ＺＥ−４＜ Ｈ刀工 Ｈ円 Ｉ−１！ ０　　　　瞑 ≦ ト　　　　九 ＝ ＞　　　　　　　　　　　　　　用む　　　　　　　０
−ｌｉ＋　　　　　　　　　工 旨　　　　　　と − ｍ　　　　　　　　　　騙 ８已８目ＳごＱＱＯ冨呈困 し Ｘ　　　　　　　　　　　　　　日 η ：コ　　　　　　　　　　　　　　　　　　　　　　　
　０国 Ｅ　　　　　　　　　　　　　　　　　　　　　　　明
Ｏフ 日 （イ）　　　　　　　　　　　　　　　　　　　０日　
　　　　　　　　　　　　　　　　　　　　　２（１）
　　　　　　　　　　　　　　　　　　　　　　　日へ
　　　　　　　　　　　　　　　　　　ω古舅真二左右
Ｍ１自完さ一左ヨ 出 舅 の薗 り− ロ ■　　り 一　　〇 二 （Ｊ［Ｊ山Ｏ口 ＺｚＯ田〜　ロ２０山口 ＨＨ山口１−に−り一 目　　　　　　田 埒　　　　　　冊 〉 舅　　　　” ８ ｈ。 ＋１ （４ す 日 （ｑ 日 １０ （Ｎ　Ｏ ζ　　　　　　　Σ 口　　　　　　　　　　　　　ρ（ ＜　　　　　　　　　　　　〕 ２：）　　　　　　３　　　　　　　　　５ｌ−１ｃｔ
、　Ｑロ ク×　　　　　２　　　　　　　　　（１）トく 山−≦　　　　　　８壱メ壱 會−ｐ４４ｅ−φ−Ｕ Ｈ［−＋ 日 Ｑ　　　　　　　　用 く ？ ０　　　　　　　　　　　　　０ す 国 工 日の ＜− 工２ Ｑ　　　　　　力 ２　　　　　　岡 Ｈ− ＜　　く ロ ’ＡＵ 日　　〉 復 く 山 ト く 匡 国 シ　　　　Ｈ −１ヵ　　国 ロ リ １１２− ≧ ［１ 〉 削 ○ ロー く ○ 凶　　　　　　　Ｏ α ■ Ｏ 山 工 矢　　　　　　≠ （ ４０（Ｊ　　（Ｊ　　ＩＪ− ・現ボＵ曹Ｓｎ用自 口 氾 Ｃイ 曲　　り 一　　　− 〇　　　− ２＋ Ｑω ■田 ０ｅ１ （Ｈ ０口 Ｕ −＋ｍ Ｃｌ−１ｍ ｏ　　　扼 １１　　　　　Σ 寄臣匣コ目　ご功は古 く ロイ Ｅト→ 〇 −二＝ −１１６− 二 田 〇 Ｅ−困 Ｃ，）Ｅ＠ × ロ ロ く ・・　・・　認・・　　　男 鋲房　＼罷　杏 国　　　　　　　　　　　■ −［補 工　　　　　　　　　　　１１ エ ロー Ｈ国 り Ｚ　　　　　　　　　　　Ｑ 工田 工 日ムー （ 国　　　　　　　　　　　　　　　　！　＜く　　　　
　　＾ Ｚ　　　　　　　　　　　　力 ζ口 −く 　ｈ Ｚ　　　　　　　　Ｑ、■ 表泪名 一＋ｐ＜ＣＩ。 国 Σ 国 −＾ す （ＪＥ−＋ロ コ閣山　国　ロロ国ロロ２０ ロロウ　〇　−口０−４＜ｅ− 山 湖 田 し ′ｎ 工 Ｑ○○Ｑ○Ｑす（Ｊ（Ｊ（Ｊ（ＪＵ（Ｊ［ＪすＣ，１（
Ｊ（ＪＵ（Ｊ（Ｊ（Ｊ（ＪりしＵ（ＪＵ（Ｊ（Ｊ（Ｊ（
Ｊ○００００００００００Ｑロ０００００ρロＯロロロ
ΩロＯＯロロ００００誘　　　　呂 洒 り：聾ｙ′＋Ｊ＋ψへ七十−＼ 一 ２田 ℃ ■ ■ ロ −Ｈ−＋＋−−−−−’−ｅ−’−争−會Ｎ書−奢−ｈ
ｌ−―−自Ｎｅ−−ζ―−ｅ−・−ｅ−争へ―−ｅ−Ｅ
鵬ｅ−拳一り赤Ｎ−−１−吊 （Ｊ　　（Ｊ（，１（Ｊ（ＪＣＪ（Ｊω○（Ｊ（Ｊ（Ｊ
○（Ｊ（Ｊす（Ｊ（Ｊ（ＩＪ（Ｊ（ＪすＱυ（Ｊ（Ｊ（
ＪＣＪ（Ｊ（Ｊ（Ｊ０３０ｏｏｏｏｏΩロロロロロロロ
ロロロＯロロロロΩＯロロロロコロロ新 ２史Ｅ ｔｎｃＤ（０（１）国国国 ｊ町 く →コ〉よ％ＨＮ＋山− （ＪＣＪ（Ｊ（ＪＣＪ 社融弛≧弛 ｏｃｏｔｎｃｏａ＋ｃａｓｏ巳 ＼ 日 ＜　　　　　　　　　　　　　　　ω

Claims (1)

1. 【特許請求の範囲】 （１）　　ビデオ磁気テープ上に記録されたコード情報
   を読み取る装置であって、異なる速度で走行する前記テ
   ープからの信号を読み取る手段と、各種周波数のサンプ
   リング信号を発生する局部発振器と、前記テープから読
   み出された前記信号をサンプルするための前記サンプリ
   ング信号に応答して受は取られた情報を生じる手段５と
   、前記情報の受は取りにおいて誤りを表示する信号を発
   生するために前記受は取られた情報に応答する誤り検査
   回路とを有する装置において、 前記す／プリング信号の周波数を調整するために前記誤
   り信号に応答して前記情報の誤り無し受は取りを生じる
   手段を備えてなる装置。 （２）　　ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記調整手段は所定の
   パター／において複数の異なる周波数に（１） 対して前記発振器周波数を変更する手段と、前記読み取
   り装置を制御して前記複数の周波数の夫々における前記
   情報の読み取りを献みる手段とを備えてなる特許請求の
   範囲第（１）項記載の装置。 （３）　　ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記変更手段は、前記
   パターンに従った異なる周波数に対して前記発振器周波
   数を変更するために、試みが前記情報を読み取るために
   行なわれた後に前記誤り信号に応答することを特徴とす
   る特許請求の範囲第（２）項記載の装置。 （４）　　ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記複数の周波数の少
   な（ともひとつは再生テープ速度に対応する周波数であ
   ることを特徴とする特許請求の範囲第（２）項記載の装
   置。 （５）　　ビデオ磁気テープ上に記録されたコード情報
   を読み取るための装置において、前記複数の周波数の少
   なくともひとつは前記情報の誤り無し受は取りを前に生
   じた周波数であることを特徴とする特許 る特許請求の範囲第（２）項記載の装置。 （６）　　ビデオ磁気テープ上に記録さ旧るビデオ信号
   中にコード化された情報を読み取る装置であって以下の
   手段を含む。 異なる速度で走行するＡｉｌ記テープからのイａ号を読
   み取イ）手段、 ザンゾリング信月を生成するための可変周波数発振器、 前記テープから読み出されろ前記信号を周期的にサンプ
   リングするために前記サンプリング信号に応答して受は
   取り情報を生成−′４−ろ手段、もし前記情報が正１７
   ＜受は取られ無かったならば、誤り信号を発生するため
   に前記受は取らハる信号に応答する手段、 前記発振器の周波数を調整するために前記誤り信号に応
   答して前記情報の誤り無し受は取りを生成する手段。 （力　前記テープ上に記録された前記情報はＨ）１り検
   査コードを含みそして前記誤り信号発生手段は前記誤り
   信号発生するために前記誤り検査コードに応答する特許
   請求の範囲第（６）項に記載のビデオ磁気テープ上に記
   録されるビデオ信号中にコード化された情報を読み取る
   装置３、 （８）前記誤り検査コードはＣＲＣ誤り検査コードであ
   る特許請求の範囲第（７）項記載のビデオ磁気テープ上
   に記録されるビデオ信号中にコード化された情報を読み
   取る装置。、 （９）前記調整手段は前記発振器周波数を所定のパター
   ンにおける複数の異なる周波数ＶＣ変更する手段と、前
   記複数の各周波数における前記情報の読み取りを試みる
   ために前記読取装置を制御する手段とを含む特許請求の
   範囲第（６）項記載のビデオ磁気デーブーにに記録され
   るビデオ信号中にコード化された情報を読み取る装置。 （１０）前記発振器周波数を前記パターンに従った異な
   る周波数に変更するために、試しが前記情報を読み取る
   ためにされた後に前記変更手段は前記誤り信号に応答す
   る特許請求の範囲第（９）項記載のビデオ磁気テープ上
   に記録されるビデオ信号中にコード化された情報を読み
   取る装置。 （１１）前記複数の周波数の少なくともひとつは通常の
   再生テープ速度に応答する周波数である特許請求の範囲
   第（９）項記載のビデオ磁気テープ上に記録されるビデ
   オ信号中にコード化された情報を読み取る装置。 （１２）前記複数の周波数の少なくともひとつは前記情
   報の誤り無し受は取りを前に生じた周波数である特許請
   求の範囲第（９）項記載のビデオ磁気テープ上に記録さ
   れるビデオ信号中にコード化された情報を読み取る装置
   。 ０３）誤り検出コードを含み、ビデオ磁気テープ上に記
   録されたビデオ信号中にコード化されたアドレス情報を
   読み取る装置であって以下のものを含む０ 対応するアナログ出力電圧を生成するためディジタル指
   令ワードに応答するディジタル／アナログ・コンバータ
   、 異なる周波数でのサンプリング周波数を生成するため、
   前記アナログ出力電圧の異なる値に応答する電圧制御発
   振器、 （５） 前記記録されたビデオ信号を周期的にサンプリングする
   ための前記サンプリング信号に応答して受は取られる信
   号を生成する手段、 もし前記アドレス情報が正しく受は取られなかったなら
   ば誤り信号を発生するために前記受は取られた信号に応
   答する誤りコード検査手段、ディジタル指令ワードを発
   生するための前記誤り信号に応答して前記発振器周波数
   を異なる周波数に変更するコンピュータ手段。 ０イ）前記ビデオ信号は水平および垂直同期パルスを含
   み、前記装置は前記サンプリング手段を制御するために
   前記垂直同期信号に応答して前記ビデオ信号を所定数の
   時間、ザンブルする手段と前記セットのビデオ信号サン
   プルの各々を一時的に記憶するための手段とを含む特許
   請求の範囲第（１３）項記載の誤り検出コードを含み、
   ビデオ磁気テープ上に記録されたビデオ信号中にコード
   化されたアドレス情報を読み取る装置。 （１５）　　前記誤りコード検査手段はもし前記アドレ
   ス情報が正しく受は取られなかったならば前記誤（６） り信号を発生するために前記所定数のサンプルに応答す
   ることを特徴とする特許請求の範囲第０４）項記載の誤
   り検出コードを含み、ビデオ磁気テープ上に記録された
   ビデオ信号中にコード化されたアドレス情報を読み取る
   装置。 （Ｉ６）前記コンピュータ手段は前記制御手段を指令す
   るために前記誤り信号に応答して前記ビデオ信号を再サ
   ンプルして別のセットのサンプルを生成することを特徴
   とする特許請求の範囲第（同項記載の誤り検出コードを
   含み、ビデオ磁気テープ上に記録されたビデオ信号中に
   コード化されたアドレス情報を読み取る装置。 （１７）前記コンピュータ手段は少なくとも２つの誤り
   信号の発生に応答してディジタル指令ワードを生じて前
   記発振器周波数を所定のパターンにおける複数の異なる
   周波数に変更し、そして前記読み取り装置を制御して前
   記複数の周波数の夫々の前記情報を読み取るように試み
   ることを特徴とする特許請求の範囲第００項記載の誤り
   検出コードを含み、ビデオ磁気テープ上に記録されたビ
   デオ化（７） 量中にコード化されたアドレス情報を読み取る装置。 （Ｉ８）前記所定の周波数パターンは、通常の再生テー
   プ速度に対応する周波数と、前記誤り信号に帰した周波
   数よりもわずかに高い周波数と、前記誤り信号を生じた
   周波数よりもわずかに低い周波数と、前記情報の誤り無
   し受は取りを前に生成した周波数と、前記誤り信号に帰
   した周波数よりもわずかに高い周波数と、前記誤り信号
   を生じた周波数よりもわずかに低い周波数とを含む特許
   請求の範囲第（１７）項記載の誤り検出コードを含み、
   ビデオ磁気テープ上に記録されたビデオ信号中にコード
   化されたアドレス情報を読み取る装置。 （１９）　　ＣＲＣ％り検出コードを含み、ビデオ磁気
   テープ上に記録された垂直および水平同期パルスを含む
   ビデオ信号中にコード化されたアドレス情報を読み取る
   装置で以下のものを含む。 異なる速度で走行している前記テープからのビデオ信号
   を読み取る手段、 対応するアナログ出力電圧を生成するためにデ（８） イジタル指令ワードに応答するディジタル／アナログ・
   コンバータ、 異なる周波数でのサンプリング信号を生成するために前
   記アナログ出力電圧の異なる値に応答する電圧制御発振
   器、 前記ビデオ信号を周期的にサンプリングするために前記
   サンプリング信号に応答して受けとり信号を生成するピ
   ットラッチ、 前記ビットラッチを制御するために前記垂直同期信号に
   応答して前記ビデオ信号を所定数の時間サンプルして１
   セツトの試し信号を生成する手段、もし前記セットの試
   し信号中の前記アドレスが正しくに受は取られ無かった
   ならば、誤り信号を発生するために前記セットの試し信
   号に応答するＣＲＣ誤りコード検査手段、 前記制御手段を指令するために誤り信号に応答して複数
   のセットの試し信号を生成する手段、ディジタル指令ワ
   ードを発生するために前記誤り信号の少なくとも２つに
   応答して前記発振器周波数を異なる周波数に変更するコ
   ンピュータ手段。 （９） （２０）各セットのビデオ信号サンプルを一時的に記憶
   するための手段と、もし前記アドレス情報が正しく受は
   取られ無かったならば前記一時記憶手段の前記ビデオ信
   号サンプル出力を読み取るために前記誤り信号に応答す
   る手段とを含む特許請求の範囲第０９）項記載のＣＲＣ
   誤り検出コードを含み、ビデオ磁気テープに記録された
   垂直および水平同期パルスを含むビデオ信号中にコード
   化されたアドレス情報を読み取る装置。 （２１）前記コンピュータ手段は少なくとも２つの誤り
   信号の生成に応答し、ディジタル指令ワードを発生する
   ために前記発振器周波数を所定パターン中の複数の異な
   る周波数に変更し、そして前記読み取り装置を制御して
   前記複数の周波数の夫々の前記情報を読み取る試みをす
   ることを特徴とする特許請求の範囲第（２０項記載のＣ
   ＲＣ誤り検出コードを含み、ビデオ磁気テープ上に記録
   された垂直および水平同期パルスを含むビデオ信号中に
   コード化されたアドノ情報を読み取る装置。 （２ｚ　　前記所定の周波数パターンは通常の再生テ（
   ｌＯ） −プ速度に対応する第１の周波数と、Ａｔ＋記誤り信号
   に帰しまた周波数よりもわずかに高い第２の周波数と、
   前記誤り信号を生じた周波数よりもわずかに低い第３の
   周波数と、前記情報の詞り無１−５・受（づ取りを前に
   生成した第４の周波数と、前記誤り信号に帰し、た周波
   数よりもわずかに高い第５の周波数と、ｎｌ［記誤り信
   号を生じた周波数よりもわずかに低い第６の周波数とを
   含む特許請求の範囲第（２１）項記載のＣｌ（Ｃ誤り検
   出コードを含み、ビデオ磁気テープ上に記録された垂直
   およ０・水平同期パルスを含むビデオ信号中にコード化
   さ」主だアドレス情報を読み取る装置。 Ｃ２’Ａ）　　Ａｆｔ記第２の周波数は前記誤り伯月を
   牛した前記周波数よりも２パーセント高く、そして前記
   第６の周波数は誤り信号を生じた前記周波数よりも２パ
   ーセント低いことを特徴とする特Ｆ＋請求の範囲第（２
   ２ｉ項記載のＣ１，Ｃ誤り検出コードを含み、ビデオ磁
   気テープ上に記録された垂直および水平同期パルスを含
   むビデオ信号中にコード化さ、１１．たアドレス情報を
   読み取る装置。 （１］） （：２・１）前ＳＬ第５の周波数は前記誤り信号を牛し
   た前記周波数よりも４パーセント高く、ハ１１記第６の
   周波数は前記誤り信号を牛した前記周波数よりも４・仁
   −七ント低いことを特徴とする特π「請求の範囲第（２
   ３）項記載のＣＲＣ誤り検出コードを含み、ビデオ磁気
   テープ上に記録さ、ｌまた垂直および水平同期パルスを
   含むビデオ信号中にコ・−ド化されたアドレス情報を読
   み取る装置０、 （２５）　　前記アドレス信号が正しく受は取られるま
   で前記周波数変更パターンを繰り返すノ、−めに前記発
   振器周波数が前記第６の周波数と等しいとき、前記コン
   ピュータ手段は誤り信号の発生に応答することを特徴と
   する特許請求の範囲第（２４）項記載のＣＲ，Ｃ誤り検
   出コードを含み、ビデオ磁気テープ上に記録された垂直
   および水平同期パルスを含むビデオ信号中にコード化さ
   れたアドレス情報を読み取る装置。