JPS59151241A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータ処理装置に関し、特に他のデータ処理装
置のプログラムを実行できるエミュレータとして好適な
データ処理装置に関するものである。

〔従来技術） 通常のデータ処理装置は、その装置に固有のプログラム
すなわち命令語な持っており、命令語の特定フィールド
の操作コードにより、その命令語の機能および命令Ｊｒ
Ｎ長力・定まっている。

例えば、新しいデータ処理装置と古いデータ処理装置間
にそのアーキテクチャの上で互換性がないにもかかわら
ず、古いデータ処理装置のプログラムをそのままの形で
新しいデータ処理装置により実行する場合、あるいはア
ーキテクチャの異なる仮想計算機のプログラムを実在の
データ処理装置で実行する場合には、エミュレーション
か必要となる。エミュレーションには、全面的にマイク
ロプログラムによる方法と、マイクロプログラムおよび
ソフトウェアの組合わせによる方法とがある。前者は、
小型のデータ処理装置に好適であるかネーテイブ・マシ
ン（本来の新しい計算機）の動作を行うネーテイプ・モ
ード（ｎａｔｉｖｅ　ｒｎｏｄθ）とターゲット・マシ
ン（被エミュレート・マシン、つまり古い計算機または
仮想計算機）の動作を行うエミュレーション・モード（
ｅｍｕｌａｔｉｏｎ　ｍｏｄｅ）の２つを切換えて使用
することが必要になる。すなわち、処理装置はいずれか
一方のモードでしか動作しないので、ネーテイブ・モー
ドからエミュレーション・モードへ、あるいはエミュレ
ーション・モードからネーテイブ・モードへ移行すると
きには、それまでの処理をすべて停止して、プログラム
をロードし直さなければならず、モード切換え時のオー
バヘッドか問題である。

一方、後者は大型のデータ処理装置に好適であり、ソフ
トウェアによる処理によって、２つのモードの切換λ時
のオーバヘッドの問題、処理の不連続による問題を解決
している。また、モードの切換えは、割込みを調べて自
動的に制御を移す方法を用いることにより、エミュレー
ション・モードのジョブとネーテイブ・モードのジョブ
の多重プログラミング処理を行うことかできる。さらに
、新しいデータ処理装置のオペレーティング・システム
の下で、エミュレーション・ジョブか他のジョブと同等
に１つのジョブとして処理される方法（インテグレーテ
ッド・エミュレーション）も可能となる。

ソフトウェア、つまりプログラムは主記憶装置から読み
出されると、順次、命令レジスタにセットされた後、命
令デコード回路により内容が解読される。命令デコ・−
ド回路は、命令語の操作コードを解読して、その命令を
処理するマイクロプログラムのアドレスを発生したり、
その命令語長によってプログラム・カウンタ更新の制御
信号を発生したりする役目を有している。しかし、エミ
ュレーションを行う場合、一般に、ネーティブ嗜マシン
とターゲット・マシンでは、命令語の操作フードか同一
でも、その機能や命令語長は異なっており、ネーティブ
・マシンの命令デコード回路を共用することはできない
。

このため、従来のエミュレーションでは、ターゲット・
マシンの命令語を逐次解読実行する特殊な命令をネーテ
ィプ・マシンに追加し、その特殊な命令のマイクロプロ
グラムがターゲット・マシンの主記憶プログラム領域か
ら命令を読み出し、命令語長を調ベプログラム・カウン
タを更新し、その操作コードから命令処理ルーチンのマ
イクロプログラム・アドレスを作成して、そこにブラン
チさせて処理する方法が用いられている。この方法によ
れば、第１図（ａ）に示すように、先ずネーテイブ・マ
シンに追加された特殊命令ＤＩＬ（Ｄ。

Ｉｎｔｅｒｐｒｏｔｉｖｅ　Ｌｏｏｐ　）　ｌによって
ターゲット、マシンの命令か取り出され、アドレスは必
要かあれば修飾を行った後、変換される。次に、命令の
操作コードを解釈し、分岐テーブルを利用してその命令
の実行ルーチンを選択し、各命令の実行に移る。もし、
その命令がマイクロプログラム２によって実行されるも
のであれば、直接そのマイクロプログラム２に制御が移
され、命令の操作はマイクロプログラム２により実行さ
れ、終了すればＤＩＬ命令のマイクロプログラム１に戻
る。ネーテイブ・マシンの命令による処理は、マイクロ
プログラム１により実行される命令が続いている間は実
行されない。ネーテイプ・マシンに対し割込みが発生す
ると、ＤＩＬ命令１の中の割込みを調べる部分がこれを
処理し、次のＤＩＬ命令のときにターゲット・マシンの
割込み処理ルーチン５に分岐させる。また、ＤＩＬ命令
により取り出されたエミュレートされる命令が、ソフト
ウェアにより実行されるＣＰＵに関する命令であれは、
それぞれの命令を実行するネーテイブ・マシンのサブル
ーチン３に分岐する。また、エミュレートされる命令が
入出力関係の命令であれば、入出力処理プログラムヰに
移行する。第１図（ａ）に示す方式では、ネーテイブ・
マシン内で自分自身のプログラムと、ターゲット・マシ
ンのプログラムを混在させて動作させるインテグレーテ
ッド・エミュレーションか可能であるか、ターゲット・
マシンのプログラム実行状態では、マイクロプログラム
が介在する割合か大きく、十分な性能を得ることができ
ない。

他の方法としては、デコード回路を使用せずに、命令語
長の計算、操作コードから処理するマイクロプログラム
・アドレスを作成することを、すべてマイクロプログラ
ムにより行う方法かある。

この方法によれば、第１図（ｂ）に示すようなマイクロ
プログラム制御部がネーテイプ・マシンに追加され、制
御記憶装置７にはネーテイブ・マシン用のマイクロプロ
グラムの他に、ターゲット・マシン用のマイクロプログ
ラムか格納されるエリアか付加される。したがって、エ
ミュレータは、入出力関係を除いてすべてマイクロプロ
グラムによって制御される。分岐制御ＢＲＣ，アドレス
人力ＡＤＩＮか制御記憶アドレス・レジスタ６に人力す
ることにより、制御記憶７のいずれか一方のマイクロプ
ログラムか選択されると、制御レジスタ８に読み出した
命令をセットして次のアドレス情報ＮＡＤをアドレス・
レジスタ６に出力するとともに、タイミング発生５１０
のタイミングでデコーダ９により制御信号ＣＮＴを作成
してマイクロプログラムを実行させる。この方法もやは
りマイクロプログラムのステップ数が増大するので、十
分な性能は得られない。また、この方式で、制御記憶７
のエリアを追加しない場合には、エミュレーションを行
う際に、マイクロプログラムを書換可能制御記憶７に再
ロードし、エミュレーション専用のマシンとして使用す
るスタンド・アロン方式のエミュレータとなる。

〔発明の目的） 本発明の目的は、このような従来の問題を改善するため
、インテグレーテッド・エミュレーションカ可能であり
、かつエミュレーション状態でターゲット・マシンの命
令を実行するときも大きなオーバヘッドかなく、高速に
処理できるデータ処理装置を提供することにある。

（発明のＷ安） 本発明のデータ処理装置は、マイクロプログラム制御の
データ処理装置において、複数の異なる命令語体系に対
応する命令デコード回路と、該命令デコード回路あるい
は回路出力の１つを選択指定するための状態制御ビット
・レジスタと、該状縛制御ビット・レジスタの内容をオ
ン・オフ制御するマイクロプログラム制御手段を有し、
上記各命令デコード回路で命令語をデコードして、該命
令語を処理するマイクロプログラムのアドレスを発生し
、異なる命令語体系の複数のプログラムを時分割的に実
行することに特徴かある。

〔発明の実施例） 第２図は、本発明で使用する命令語の例を示す図である
。

第２図（ａ）は、ネーティプ・マシンの命令語の例で、
６バイトの命令語長を有する。この命令語のビットＯ〜
７は操作コード・フィールドであって、（Ｂ５）、６の
コードは、ＣＬ　Ｃ（Ｃｏｍｐａｒｅ　Ｌｏｇｉ。

ａｌＣｈａｒａｃｔｅｒ　）命令である。このＣＬＣ命
令は、ビット８〜１５のＬ（バイト長）、ビット１６〜
１９０８１（ベース・レジスタの番号）、ビット２０−
３１のＤｌ（バイト番地）、ビット３２〜３５の８２（
ベース・レジスタの番号）、ビット３６〜４７のり、（
バイト番地）から構成される。

ここで、（Ｂ１）、（Ｂ、）をベース・レジスタＢ１゜
Ｂ、の内容とすると、ＣＬＣ命令は（Ｈ□）＋Ｄ０バイ
ト番地で示される第１オペランドの文字列と、（Ｂ２）
＋Ｄ２　　バイト番地で示される第２オペランドの文字
列を、長さＬバイトにわたって比較し、その結果をコン
デジョン・コードにセットする機能を有する。

これに対して、第２図（ｂ）は、エミュレーションシヨ
うとするターゲット・マシンの命令語であって、４バイ
トの命令語長を有する。この命令語も（ａ）と同一の操
作コードＯＰ＝　（Ｂ５）□６を持っているか、この場
合にはＢ　ＲＳ　（Ｂｔｔ　Ｒｅ５ｅｔ　）命令と呼ば
れ、（ａ＞とけ異なった機能である。その機能は、（Ｂ
工）＋Ｄ０　　ワード番地、（ｌワード−＝２バイト）
からの１ワード内の任意の１６ビツト中、Ｍフィールド
で示される番号のビットを′０″にする機能である。

このように、不−ティグ・マシンとエミュレーションし
ようとするターゲット・マシンでは、同一の操作コード
であっても、機能や命令語長が異なっている。

第３図は、本発明におけるインテグレーテッドエミュレ
ーション時のプログラム構造を示す図である。

３０はネーテイブ・マシンのオペレーティングシステム
、３１〜３９はネーテイブ・マシンのユーザ・プログラ
ム（ＵＰ）　、４０はエミュレーション・ジョブ、つま
りターゲット・マシンのプログラム、４１はＥ　ＣＰ　
　（Ｅｍｕｌａｔｉｏｎ　ＣｏｎｔｒｏｌＰｒ。

ｇｒａｍ　）と呼ばれるインタフェース・プログラム、
４３はターゲット・マシンのオペレーティング・システ
ム、４４はターゲット・マシンのユーザ・プログラムで
ある。

従来の方法では、ＥＣＰ４１か設けられず、直接ターゲ
ット・マシンのオペレーティング・システム４３とユー
ザ・プログラム４４かネーテイブマシンのオペレーティ
ング・システム３０に結合されていたので、オーバ・ヘ
ッドが大きくなることは避けられなかった。本発明では
、ＥＣＰ４１を介して斜線で囲んだ部分４２がエミュレ
ーション状態で動作することにより、ターゲット・マシ
ンのオペレーティング・システム４３およびそのユーザ
・プログラム４４が実行される。破線で囲んだ部分４０
は、エミュレーションに関係する部分であり、破線内の
プログラム全体は、他のネーテイブ・マシンのユーザ・
プログラム３１〜３９と同等に、ネーティブ・マシンの
オペレーティング・システム３０の下で１つのユーザ・
プログラムとして動作する。

ネーティブ・マシンのオペレーティング・システム３０
と、ターゲット・マシンのプログラム４２の間には、Ｅ
ＣＰ４１か置がれ、ＥＣＰ４１がエミュレーションされ
るプログラム４２に対しＥＸＬ命令（Ｅｘｃｕｔｅ　Ｌ
ｏｃａｌ：エミュレーション・ピットをオン・オフ制御
を行う命令）による起動、およびエミュレーションされ
るプログラム４２内で処理しきれない、入出力命令のよ
うな一部の特権命令のインタルブリットを行う。このよ
うなインターブリットを行う必要がある命令を検出した
とき、あるいは他の制込み条件か発生したときには、上
記エミュレーション・ビットをオフして、そのときの廿
態をＥＸＬ命令で示されたテーブル内に退避し、ＥＣＰ
４１内の定められたアドレスに分岐させたり、ネーティ
ブ・マシンのオペレーティング・システム３０に割込み
を掛けたりする動作を行う。

すなわち、高ゼｉなインテグレーテッド・エミュレーシ
ョンを実現するためには、エミュレーション実行上性能
的にネックとなる命令デコードをハードウェアにより実
行することが必要であり、エミュレーション専用の命令
デコード回路を設ける必要かある。その場合、命令実行
時、２つの命令デコード回路のいずれを使用するかの制
御が必要となる〃・、このためには特別なプログ、ラム
（ＥＣＰ）を設け、これによりデータ処理装置が現在、
ネーテイブ・マシンとターゲット・マシンのいずれかの
プログラムを処理中であるか判別し、いずれか一方を示
す制御フラグを立てＥＸＬ命令をターゲット・マシンの
プログラム４２に伝達する。

すなわち、ターゲット・マシンのプログラム４２の実行
中におけるエミュレーション状態でオン、ネーテイブ・
マシンのプログラム３１〜３９の実行中におけるネーテ
イプ状態でオフにし、その制御フラグを用いてデコード
回路の一方を選択し、これを使用する。インテグレーテ
ッド・エミユレーシヨンでは、ターゲット・マシンのプ
ログラム４２は、ネーテイブ・マシンのオペレーティン
グ・システム３０の下で動作する１つのジョブであり、
オペレーティング・システム３０から、そのジョブを起
動するとき、特別のプログラム（ＢＣＰ）４１により上
記制御ビットをオンし、またジョブを中断する必要があ
る割込み等の条件をＥＣＰ４１か検出したとき、上記制
御ビットをオフするようにすれば、ダイナミックにデコ
ード回路を切換えることかでき、インテグレーテッド・
エミュレーションを高速に行うことが可能である。

第４図は、本発明の実施例を示すデータ処理装置のブロ
ック図である。

第４図において、１１は命令語をラッチする命令レジス
タ、１２はネーティブ・マシン用デコード回路、■３は
ターゲット・マシン用デコード回路であって、そｎぞれ
命令レジスタ１］にラッチされている命令語の操作コー
ドを解読して、命令語１◆、処理するマイクロプログラ
ムのアドレスを出力する。１４は、状態制御ビット・レ
ジスタであって、このデータ処理装置がネーティブ状態
にあるか、エミュレーション状態にあるかを示す制御ビ
ットとして、前者のときにはオフ、後者のときにはオン
となるようにマイクロプログラムにより制御する。１５
は選択回路であって、デコート。

回路１２または１３の出力信号のいずれか一方を選択し
て出力する。状態制御ピッ）　（ＥＭＬＴ）　１４がオ
フのとぎ、デコード回路１２の出力信号が選択され、ま
た状態制御ピッ）　（ＥＭＬＴ）１４かオンのとき、デ
コード回路１３の出力信号か遮択される。１６はプログ
ラム・カウンタであって、主記憶装置ＭＭから次に読み
出して実行する命令語のアドレスを保持し、それが読み
出されると更新回路１７により内容が更新される。更新
される値は命令語の操作コードによって決まり、ネーテ
イプ状態あるいはエミュレーション状態に応じて、デコ
ード回路１２．１３からの出力信号のうち選択されたい
ずれか一方によって決定される。１８はマイクロプログ
ラム・カウンタであって、命令語の操作コードからネー
テイブ状態、エミュレーション状態に応じて決定される
命令語を、制御記憶１９から順次読み出すためのマイク
ロプログラム・アドレスがここにセットされる。１９は
制御記憶装置であって、ここにはネーテイブ・マシンお
よびターゲット・マシンを制御するマイクロプログラム
が格納されており、マイクロプログラム。

カウンタ１８にしたがってマイクロ命令レジスタ２０に
命令語が順次読み出される。マイクロ命令レジスタ２０
に格納されたマイクロ命令は、マイクロ命令デコーダ２
１によりデコードされ、各種・１−ドウエア制御信号Ｃ
ＮＴが作成される。

このデータ処理装置において、先ずネーティプ状態とし
て動作するときには、状態制御ビット・レジスタ１４の
内容がオフに制御され、主記憶装置ＭＭから命令レジス
タ１１に読み出された命令語は、デコード回路１２の制
御のもとに、プログラム・カウンタ１００更新およびそ
の命令語のマイクロプログラム処理ルーチンのアドレス
作成を行い、ネーティプ・マシンとしての動作を行う。

一方、エミュレーション状態のときには、状態制御ビッ
ト１４の内容がオンに制御され、主記憶装［ＭＭから命
令レジスタ１１に読み出された命令語は、デコード回路
１３の制御のもとに、プログラム・カウンタ１６の更新
およびマイクロプログラム・アドレスの作成を行い、タ
ーゲット・マシンとしての動作を行う。

状態制御ビット・レジスタ１４のオン・オフ制御は、ネ
ーティプ・マシンに特別な命令を追加することによって
可能となる。この特別な命令がＥＸ　Ｌ　（Ｅｘｅｃｕ
ｔｅ　Ｌｏｃａ／　）命令であって、ネーティブ状態か
らエミュレーション状態に遷移するときに、インタフェ
ース・プログラムＥ　ＣＰ　（Ｅｍｕｌａｔｉｏｎ　Ｃ
ｏｎｔｒｏｌＰｒｏｇｒａｍ　）により発行される。こ
のＥ　Ｘ　Ｌ命令のオペランドとしては、エミュレーシ
ョンされるプログラムの入口アドレスや、ターゲット・
マシンの主記憶の○番地が、ネーティブ・マシンの何番
地に配置されるかを指定するアドレス等の情報が格納さ
れるテーブルの先頭アドレスを示している。

ネーティプ状態からエミュレーション状態に移るとき、
インタフェース・プログラムＥＣＰが主記憶装置ＭＭか
ら読み出され、その中のＥＸＬ命令が命令レジスタ１１
にセットされると、デコード回路１２によりデコードさ
れて選択回路１５から更新回路１７に制御信号が送出さ
れ、ＥＸＬ命令のオペランドで示された主記（ｆｉ　Ｍ
　Ｍのテーブル内に格納されているエミュレーションさ
れるプログラムの入口アドレスに分岐される。同時に、
選択回路１５からマイクロプログラム・カウンタ１８へ
、エミュレーション状態にけ移させるマイクロプログラ
ムのアドレスがセットされ、そのアドレスにより制御記
憶１９がら読み出されたマイクロ命令がデコードされる
ことにより、状態制御ビット用制御信号が作成され、そ
の制御信号によって状態制御ビット・レジスタ１４がオ
フからオンに変更される。

また、状態制御ビット・レジスタ１４のオンからオフへ
の制御は、エミュレーション状態中に発生する利ｆ々の
割込み要因によって、エミュレーション状態内では処理
できないものを検出したときニ、割込み処理するマイク
ロプログラムによってオフされ、ネーティブモードに遷
移する。同時にそのときのエミュレーション状態のプロ
グラム・カウンタ１６等の（ｍを、以前にＥＸＬ命令で
指定されたテーブル内に退避するとともに、同一テーブ
ル内に格納されているインタフェース・プログラムＥＣ
Ｐ内の特定アドレスがプログラム・カウンタ１６にロー
ドされる。釧込み要因がインタフェース・プログラムＢ
ＣＰで処坊ｊ可能であれば、プログラム・カウンタ、■
６にロードされたアドレスに分岐し、処理不可の要因で
あれば通常のネーティブモード内での割込み動作を行い
、オペレーティングシステムの定められたアドレスに分
岐するようマイクロプログラムによって制御する。

〔発明の効果〕

以上説明したように、本発明によれば、インテグレーテ
ッド・エミュレーションが可能であり、かつエミュレー
ション状態でターゲット・マシンの命令を実行する際に
も、大きなオーバヘッドがなく、高速に処理することが
でき、エミュレーション’４ｋＰで実行するプログラム
が、オンライン・プログラムであるような高速処理を要
求される場合にも十分適応できる。

【図面の簡単な説明】

第１図は従来のエミュレーションを行う方法の説明図、
第２図は本発明で用いる異なる体系の命令語構成を示す
図、第３図は本発明におけるインテグレーテッド・エミ
ュレーション時のプログラム構造を示す図、第４図は本
発明の実施例を示すデータ処理装置のブロック図である
。 １１：命令レジスタ、１２：ネーテイブ・マシン用デコ
ード回路、１３：ターゲット・マシン用デコード回路、
■４：状態制御ビット・レジスタ、１５：選択回Ｍ、１
６：プログラム・カウンタ、１８：マイクロプログラム
・カウンタ、１９：制ｍ記ｉ、２ｏ：マイクロ命令レジ
スタ、２１／：Ｙイクロ命令デコーダ。 特許出願人　株式会社　日立製作所− 代　　理　　人　　弁理士　磯　　村　　雅　　俊第　
　　２　　　図 第　　　３　　　図

Claims (1)

1. 【特許請求の範囲】 （′ｌｌ）マイクロプログラム制御のデータ処理装置に
   おいて、複数の異なる命令語体系に対応する命令デコー
   ド回路と、該命令デコード回路あるいは回路出力の１つ
   を選択指定するための状態制御ビット・レジスタと、該
   状態制御ビット・レジスタの内容をオン・オフ制御する
   マイクロプログラム制御手段を有し、上記各命令デコー
   ド回路で命令語をデコードして、該命令語を処理するマ
   イクロプログラムのアドレスを発生し、異なる命令語体
   系の複数のプログラムを時外割的に実行することを特徴
   とするデータ処理装置。 Ｑ）前記状態制御ビット・レジスタの内容をオン・オフ
   制御するマイクロプログラム制御手段は、データ処理装
   置のオペレーティング・システムと被エミュレート・マ
   シンのプログラムの間に介在するエミュレーション・コ
   ントロール・プログラムの命令語をデコードすることに
   より起動されることを特徴とする特許請求の範囲第１項
   記載のデータ処理装置。