JPS59145990A - Time setting device - Google Patents
Time setting deviceInfo
- Publication number
- JPS59145990A JPS59145990A JP58020975A JP2097583A JPS59145990A JP S59145990 A JPS59145990 A JP S59145990A JP 58020975 A JP58020975 A JP 58020975A JP 2097583 A JP2097583 A JP 2097583A JP S59145990 A JPS59145990 A JP S59145990A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- operated
- setting
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明は時計等の時刻設定装置に関づる。[Detailed description of the invention] Industrial applications The present invention relates to a time setting device such as a clock.
従来例の構成とその問題点
近年、デジタル技術を応用した時刻設定装置が、一般に
知られている。第1図はその従来の時刻設定装置を使用
した時計の構成を示している。1は時刻表示部、2は時
刻設定装置本体、3は時刻設定指示スイッチ、4は時桁
の減算を指示する第1の減算スイッチ、5は時桁の加算
を指示でる第1の加算スイッチ、6は分析の減算を指示
する第2の減算スイッチ、7は分析の加算を指示する第
2の加算スイッチである。2. Description of the Related Art Configurations of Conventional Examples and Problems Therein In recent years, time setting devices to which digital technology is applied have become generally known. FIG. 1 shows the configuration of a clock using the conventional time setting device. 1 is a time display section, 2 is a main body of the time setting device, 3 is a time setting instruction switch, 4 is a first subtraction switch that instructs subtraction of the hour digits, 5 is a first addition switch that instructs addition of the hour digits, Reference numeral 6 designates a second subtraction switch that instructs subtraction in analysis, and 7 designates a second addition switch that instructs addition in analysis.
このように構成された従来の時刻設定装置は、例えば時
刻を12時00分に設定する場合で、時刻設定装置本体
2の状態が11時OO分のときには、先ず時刻設定指示
スイッチ3をオンにして時刻設定可能にしてから、次に
第1の加算スイッチ5を1回操作することによって時刻
は12時OO分に設定される。その後、時刻設定指示ス
イッチ3をオフにすれば設定設定時刻12時00分から
の計時が開始される。しかし、上記のような設定操作に
おいて、第1の加算スイッチ5を誤って2同操作してし
まって、設定時刻が13時00分となった時には、従来
では第1の減算スイッチ4を押すことにより12時OO
分に設定される。なJ3、分析の設定用の第2、第3の
加減紳スイッチ6゜7を使用しても同様に設定が可能で
ある。In the conventional time setting device configured as described above, when setting the time to 12:00, for example, and when the state of the time setting device main body 2 is 11:00, first the time setting instruction switch 3 is turned on. After enabling the time setting, the time is set to 12:00 OO minutes by operating the first addition switch 5 once. Thereafter, when the time setting instruction switch 3 is turned off, time measurement starts from the set time of 12:00. However, in the above setting operation, if the first addition switch 5 is accidentally operated twice and the set time becomes 13:00, conventionally the first subtraction switch 4 must be pressed. 12:00 OO
minutes. Similar settings can be made using the second and third adjustment switches 6.7 for analysis settings.
しかしながら上記の従来の構成では、加算スイッチに対
応した数の減算スイッチが必要であって操作部のスイッ
チ数が増加するという欠点を有している。However, the conventional configuration described above has the disadvantage that it requires a number of subtraction switches corresponding to the number of addition switches, which increases the number of switches in the operating section.
発明の目的
本発明は簡素な構成ににり操作部のスイッチを従来に比
べて削減ぐきる時刻設定装置を提供することを目的とす
る。OBJECTS OF THE INVENTION It is an object of the present invention to provide a time setting device which has a simple configuration and reduces the number of switches in the operating section compared to the conventional one.
発明の構成
本発明の時刻設定装置は、加算端子および減算端子の両
端子を時桁と分析にそれぞれ設け、各桁の前記加算端子
および減算端子のうちの一方の端子にそれぞれ第1、第
2の設定変更スイッチを接続し、時桁の他方の端子と分
析の他方の端子に第3の設定変更スイッチを切換手段を
介して接続し、前記切換手段を、第1の設定変更スイッ
チの操作時には第3の設定変更スイッチを第2の設定変
更スイッチが次いで操作されるまで時桁の他方の端子に
接続し、第2の設定変更スイッチの操作時には第3の設
定変更スイッチを第1の設定変更スイッチが次いで操作
されるまで分析の他方の端子に接続するよう構成したこ
とを特徴とする。Structure of the Invention The time setting device of the present invention is provided with both an addition terminal and a subtraction terminal for the hour digit and analysis, and a first and a second terminal, respectively, for one of the addition terminal and subtraction terminal of each digit. A third setting change switch is connected to the other terminal of the hour digit and the other terminal of the analysis via a switching means, and when the first setting change switch is operated, a third setting change switch is connected to the other terminal of the hour digit and the other terminal of the analysis The third setting change switch is connected to the other terminal of the hour digit until the second setting change switch is operated next, and when the second setting change switch is operated, the third setting change switch is connected to the first setting change switch. It is characterized in that the switch is configured to be connected to the other terminal of the assay until it is subsequently operated.
実施例の説明 以下、本発明の一実施例を第2図に基づいて説明する。Description of examples Hereinafter, one embodiment of the present invention will be described based on FIG. 2.
なお、第1図と同様の作用を成すものには同−石月をイ
」けてその説明を省く。It should be noted that those having the same functions as those shown in FIG. 1 will be omitted from explanation.
8は減算スイッチ、9.10はオア回路、11.12は
ノア回路である。8 is a subtraction switch, 9.10 is an OR circuit, and 11.12 is a NOR circuit.
次に動作と共にその構成を詳細に説明する。Next, the structure and operation will be explained in detail.
時刻を設定】る場合には、第1図の従来例と同様に第1
、第2の加算スイッチ5.7を操作して設定Jる。例え
ば、第1の加算スイッチ5が操作されたとすると、ノア
回路11と12により構成されたR−8ラッチ回路は、
ノア回路110入力が論理レベル゛し″となり、ノア回
路11の出力は論理レベル冒−V′となるので、ノア回
路12の入力が論理レベル゛H″となり、ノア回路12
の出力が論理レベル″゛L″となる。この状態は第2の
加算スイッチ7が操作されない限り続行する。その際、
誤って第1の加算スイッチ5を多く操作し過ぎて希望設
定時刻が過ぎたどすると、減算スイッチ8を操作づるこ
とによりAア回路9出力が論理It L IIとなるた
め、時桁の減算が可能となる。また、分桁についても時
桁と全く同様であつ−C,第2の加算スイッチ7が操作
されると減算スイッチ8がAア回路10を介して分桁の
減算端子に接続されて、この状態は次いで第1の加算ス
イッチ5が操作されてノア回路11と12にJ:り構成
されるR−Sラッチ回路が反転づ゛るまで続行する。When setting the time, the first
, operate the second addition switch 5.7 to set it. For example, if the first addition switch 5 is operated, the R-8 latch circuit composed of the NOR circuits 11 and 12 will be
The input of the NOR circuit 110 becomes a logic level "H", and the output of the NOR circuit 11 becomes a logic level V', so the input of the NOR circuit 12 becomes a logic level "H", and the NOR circuit 12
The output becomes a logic level "L". This state continues unless the second addition switch 7 is operated. that time,
If you accidentally operate the first addition switch 5 too many times and the desired set time has passed, operating the subtraction switch 8 will cause the output of the A circuit 9 to become logic It L II, so that the subtraction of the hour digits will not be possible. It becomes possible. Also, the minute digit is exactly the same as the hour digit, and when the second addition switch 7 is operated, the subtraction switch 8 is connected to the subtraction terminal of the minute digit through the A circuit 10, and this state is reached. The process continues until the first addition switch 5 is operated and the R-S latch circuit formed by the NOR circuits 11 and 12 is inverted.
なお、上記実施例では第1、第2の設定変更スイッチど
して第1、第2の加算スイッチ5.7をそれぞれ時桁の
加算端子と分桁の加算端子に接続して、時桁の減算端子
と分桁の減算端子には切換手段を介して第3の設定変更
スイッチとしての減算スイッチ8を接続したが、これは
第1、第2の設定変更スイッチとして第1、第2の減算
スイッチ4.6をそれぞれ時桁の減算端子と分析の減算
端子に接続して、時桁の加算端子と分桁の加n@子には
切換手段を介して減尊スイッヂ8に代わる1つの加算ス
イッチを接続しても同様の効果が得られる。In the above embodiment, the first and second addition switches 5.7 are connected to the addition terminal of the hour digit and the addition terminal of the minute digit, respectively, using the first and second setting change switches. A subtraction switch 8 as a third setting change switch is connected to the subtraction terminal and the minute digit subtraction terminal via a switching means. The switches 4 and 6 are connected to the subtraction terminal of the hour digit and the subtraction terminal of the analysis, respectively, and the addition terminal of the hour digit and the addition terminal of the minute digit are connected to one addition terminal instead of the subtraction switch 8 through the switching means. A similar effect can be obtained by connecting a switch.
上記実施例において、切換手段はAアゲ−1−9゜10
とノアゲート 11.12とでバードウJ−アのみで構
成したが、これはマイクロコンビ1−夕とソフトウェア
とに置き換えることもでき、特にマイクロコンピュータ
を使用した時刻設定装置であればブOグラムを変更する
だけで実現できる。In the above embodiment, the switching means is
and Noah Gate 11.12 are configured only with Bardow J-A, but this can also be replaced with Microcombi 1-2 and software, especially if it is a time setting device using a microcomputer, it is possible to change the software. It can be achieved just by doing.
発明の詳細
な説明したように本発明の時刻設定装置によると、簡単
な切換手段の追加により操作部のスイッチ数を従来より
も1回減らJことができ、操作性の向上を図ることがで
きるものCある。As described in detail, according to the time setting device of the present invention, by adding a simple switching means, the number of switches on the operating section can be reduced by one compared to the conventional one, and operability can be improved. There is thing C.
第1図は従来の時刻設定装置の構成図、第2図は本発明
の時刻設定装置の一実施例の構成図である、。
1・・・時刻表示部、2・・・時刻設定装置本体、3・
・・時刻設定指示スイッチ、5・・・第1の加紳スイッ
チ〔第1の設定変更スイッチ〕、7・・・第2の加粋ス
イッヂ〔第2の設定変更スイッチ〕、8・・・減豹スイ
ッチ(第3の設定変更スイッチ) 、、’ 9.10・
・・17回路、11.12・・・ノア回路
代理人 森 木 義 弘
第1図
第1図
手続補正書(方式)
1、事件の表示
昭和 58 年特 許 IA第 20975
1、発明の名称
時刻設定装置
3補正をする者
事件との関係 特許出願人
名称 (582)松下電器産業株式会社4代 理 人
(]: 所 〒550大阪市四区立売堀1丁目6番1
7号アマノビル昭和58 年 5 月 31 日
6補正により増加する発明の数
7、補正の対象
明細書の浄書(内容に変更なし)FIG. 1 is a block diagram of a conventional time setting device, and FIG. 2 is a block diagram of an embodiment of the time setting device of the present invention. 1... Time display section, 2... Time setting device body, 3.
...Time setting instruction switch, 5...First adjustment switch [first setting change switch], 7...Second adjustment switch [second setting change switch], 8...Decrease Leopard switch (third setting change switch),,' 9.10・
...17 circuit, 11.12... Noah circuit agent Yoshihiro Moriki Figure 1 Figure 1 Procedural amendment (method) 1. Indication of case 1982 patent IA No. 20975
1. Name of the invention Time setting device 3 Relationship with the person making the amendment Patent applicant name (582) Matsushita Electric Industrial Co., Ltd. 4th Representative () Address: 1-6-1 Tachiuribori, 4-ku, Osaka-shi, 550
No. 7 Amano Building May 31, 1981 6 Number of inventions increased by amendment 7, engraving of the specification subject to the amendment (no change in content)
Claims (1)
れぞれ設け、各桁の前記加算端子および減算端子のうち
の一方の端子にそれぞれ第1、第2の設定変更スイッチ
を接続し、時桁の他方の端子と分析の他方の端子に第3
の設定変更スイッチを切換手段を介して接続し、前記切
換1段を、第1の設定変更スイッチの操作時には第3の
設定変更スイッチを第2の設定変更スイッチが次いで操
作されるまC時桁の他方の端子に接続し、第2の設定変
更スイッチの操作時には第3の設定変更スイッチを第1
の設定変更スイッチが次いで操作されるまで分析の他方
の端子に接続するよう構成した時刻設定装置。1. Both an addition terminal and a subtraction terminal are provided for the hour digit and the minute digit, respectively, and the first and second setting change switches are respectively connected to one of the addition terminal and subtraction terminal of each digit. Connect the third terminal to the other terminal of the hour digit and the other terminal of the analyzer.
A setting change switch is connected through a switching means, and when the first setting change switch is operated, the third setting change switch is operated in turn, and the second setting change switch is operated. When operating the second setting change switch, connect the third setting change switch to the other terminal of the first setting change switch.
a time setting device configured to be connected to the other terminal of the assay until the settings change switch is subsequently operated;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58020975A JPS59145990A (en) | 1983-02-09 | 1983-02-09 | Time setting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58020975A JPS59145990A (en) | 1983-02-09 | 1983-02-09 | Time setting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59145990A true JPS59145990A (en) | 1984-08-21 |
Family
ID=12042160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58020975A Pending JPS59145990A (en) | 1983-02-09 | 1983-02-09 | Time setting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59145990A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235289U (en) * | 1985-08-20 | 1987-03-02 |
-
1983
- 1983-02-09 JP JP58020975A patent/JPS59145990A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235289U (en) * | 1985-08-20 | 1987-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE77888T1 (en) | BINARY SUBTRACTION CIRCUIT. | |
JPH073653B2 (en) | Shifter | |
JPS59145990A (en) | Time setting device | |
US5003201A (en) | Option/sequence selection circuit with sequence selection first | |
JPS61112220A (en) | Data terminal equipment | |
JPS58148994A (en) | Electronic timepiece | |
JPS5639685A (en) | Decoding system | |
KR800001152Y1 (en) | Electronic single switching circuit | |
KR200157215Y1 (en) | Control circuit and method of a car | |
KR840001303Y1 (en) | Electronic shedding device | |
JPS6128423Y2 (en) | ||
KR960010660Y1 (en) | Ic tester | |
JPS6219996Y2 (en) | ||
RU1786656C (en) | Quasi-sensory switch | |
JPS6037657B2 (en) | DPCM device | |
JPS5720026A (en) | Touch switch circuit | |
JPS5523614A (en) | Display selection unit for radio receiver with clock | |
JPS6121018B2 (en) | ||
JPS5918513Y2 (en) | electronic desk calculator | |
JPS63294125A (en) | Logical gate circuit | |
JPS5873240A (en) | Up-down counter | |
JPH033263A (en) | Semiconductor integrated circuit | |
JPS6477354A (en) | Dial signal generating circuit | |
JPH09198169A (en) | Key input device | |
JPH027125A (en) | Adder circuit |