[go: up one dir, main page]

JPS59145594A - Method of forming printed circuit - Google Patents

Method of forming printed circuit

Info

Publication number
JPS59145594A
JPS59145594A JP1878383A JP1878383A JPS59145594A JP S59145594 A JPS59145594 A JP S59145594A JP 1878383 A JP1878383 A JP 1878383A JP 1878383 A JP1878383 A JP 1878383A JP S59145594 A JPS59145594 A JP S59145594A
Authority
JP
Japan
Prior art keywords
conductor pattern
adhesive layer
sheet
wiring
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1878383A
Other languages
Japanese (ja)
Inventor
越村 克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HOMOFUAABERU DESIGN KK
Original Assignee
HOMOFUAABERU DESIGN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HOMOFUAABERU DESIGN KK filed Critical HOMOFUAABERU DESIGN KK
Priority to JP1878383A priority Critical patent/JPS59145594A/en
Publication of JPS59145594A publication Critical patent/JPS59145594A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (技術分野) 本発明は、任意の基体上にプリント配線を形成づるプリ
ン1〜配線形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a print 1 to a wiring forming method for forming printed wiring on an arbitrary substrate.

〔従来技術〕[Prior art]

釦来、プリン1〜配線を形成する方法としては、箔エツ
チング法、アディティブ法、ダイスタンプ法、タストン
法等が通常用いられていたが、これらの方法においては
、導体パターンを始めから基体(基板)上に形成してい
た。
As methods for forming wiring, the foil etching method, additive method, die stamp method, Taston method, etc. are commonly used. ) was formed on top.

したがって、導体パターンの加工処理を基体(基板)と
一体向に行う必要がある!こめ、(イ)基体(基板)と
し−で用いることがCさる物が、形状、材質、その他に
おいで、非常に限定される。
Therefore, it is necessary to process the conductor pattern in one direction with the base (substrate)! (a) The materials that can be used as the base (substrate) are very limited in terms of shape, material, and other aspects.

(ロ)少量生産の場合には、非常にコストが高くなる。(b) In the case of small quantity production, the cost becomes extremely high.

等の欠点があった。There were other drawbacks.

(発明の目的) 本発明は、前記従来の欠点を解消覆るへくなされたもの
で、導体パターンを接着する基体として、極めて広範囲
の物を選択づることかで゛きるとともに、多品種少量生
産の場合に731dるプリント配線の製造コストの低減
を可能とづるプリント配線形成方法を提供づることを目
的とする。
(Purpose of the Invention) The present invention has been made to overcome the above-mentioned conventional drawbacks, and it is possible to select from a wide range of materials as a substrate to which a conductive pattern is bonded, and it also enables high-mix, low-volume production. It is an object of the present invention to provide a printed wiring forming method that makes it possible to reduce the manufacturing cost of printed wiring.

〔発明の構成〕[Structure of the invention]

本発明によるプリント配線形成方法は、一方の面を仮付
はシートに仮付けされている導体パターンの他方の面を
具体に接着した後、該導体パターンを前記基体に接着さ
せたまま、該導体パターンから前記板付りシートを取り
去ることにより、前記基体上にプリン1へ配線を形成づ
ることを特徴とりるものである。
In the printed wiring forming method according to the present invention, after tacking one side of the conductor pattern to the sheet, the other side of the conductor pattern is specifically adhered, and then the conductor pattern is attached to the base while the conductor pattern is being attached to the base. The present invention is characterized in that wiring is formed on the base body to the printer 1 by removing the plate-attached sheet from the pattern.

〔実施例] 第1図は本光明によるプ′リン]へ配線形成方法の一実
施例を承り。
[Example] Fig. 1 shows an example of a wiring forming method for a printer according to the present invention.

同図(a)において、1は合成樹脂等からなる透明な仮
付(Jシート、2は仮付はシート1の一方の而に設(〕
られた接着剤層、3は箔状導体からなり、一方の面を接
着剤層2により仮イ]けシート1に仮イ・」りされでい
る導体パターン、4は剥離性を右づる剥離シーi〜であ
る。5は剥離シート4の一一一方の面に設けられた接着
剤層であり、導体パターン3の他方の面は、この接着剤
層5により剥離シー]・4に接着されている。
In the same figure (a), 1 is a transparent tacking sheet (J sheet) made of synthetic resin, etc., and 2 is a tacking set on one side of sheet 1 ().
The adhesive layer 3 is made of a foil-like conductor, one side of which is temporarily printed on the sheet 1 by the adhesive layer 2, and the conductor pattern 4 is a release sheet that determines the releasability. It is i. Reference numeral 5 denotes an adhesive layer provided on one surface of the release sheet 4, and the other surface of the conductor pattern 3 is adhered to the release sheet 4 by this adhesive layer 5.

なお、この第1図(a )に示されるような、仮付もフ
シート1、接着剤層2.5、導体パターン3、および剥
剛シート4の絹み合わせは、後に例示する方法等によっ
て製造することができる。
The tacking sheet 1, the adhesive layer 2.5, the conductor pattern 3, and the stiffening sheet 4 as shown in FIG. can do.

本方法においては、まず、上述の第1図(a)のような
組み合わUを用意し、次に、その導体パターン3から同
図(b)のように剥離シート4を剥離する。すると、剥
離シート4の剥離性のIこめ、導体パターン3の一方の
而に、接着剤層5が残存する。また、導体パターン3は
依然として接着剤層2により仮イ」けシート1に板側け
されている。
In this method, first, a combination U as shown in FIG. 1(a) is prepared, and then a release sheet 4 is peeled off from the conductor pattern 3 as shown in FIG. 1(b). Then, the adhesive layer 5 remains on one side of the conductive pattern 3 and on the releasable part of the release sheet 4. Further, the conductive pattern 3 is still attached to the temporary clearance sheet 1 by the adhesive layer 2.

次に、同図(C)のように、接着剤層5により導体パタ
ーン3を所望の基体6上に接着した後、同図((1)の
ように、導体パターン3を基体6に残存させたまま、該
導体パターン3から仮イ]けシー1〜1を取り去る。こ
れにより、基体6上にプリン1〜配線が形成される。
Next, as shown in the same figure (C), the conductor pattern 3 is adhered onto the desired base 6 using the adhesive layer 5, and then the conductor pattern 3 is left on the base 6 as shown in the same figure ((1)). Temporary wires 1 to 1 are removed from the conductor pattern 3 while the conductor pattern 3 remains in place.As a result, prints 1 to wiring are formed on the base 6.

なお、この実施例では、仮イ」リシート1を透明として
いるので、導体パターン3を基体6に接着づる際、仮(
=Jリシート1を通しC導体パターン3を見ることがC
きるため、基体6に対Jる導体パターン3の位置決めを
容易にi′:Jうことかできる。
In this example, since the temporary sheet 1 is transparent, when the conductor pattern 3 is attached to the base 6, the temporary sheet 1 is transparent.
= Looking at C conductor pattern 3 through J sheet 1 is C
Therefore, the positioning of the conductive pattern 3 with respect to the base 6 can be easily performed as i':J.

本方法においては、従来のように導体パターン3を始め
から基体6上に形成ザるの(″はなく、それ自体は既に
完成している導体パターン3を、仮イ」【ノシート1か
ら基体6に移行さけることにより、プリン1へ配線を形
成するので、導体パターン3の加工98理を基体6ど一
体的に行う必要がないため、基体6としで、極めて広範
囲の物を選択することができる。
In this method, unlike the conventional method, the conductor pattern 3 is formed on the substrate 6 from the beginning. Since the wiring is formed to the print 1 by avoiding the transition to the substrate 6, there is no need to perform the 98 processes of the conductor pattern 3 integrally with the substrate 6, so it is possible to select from a wide range of materials as the substrate 6. .

具体的に言うと、例えば、基体6を曲面状とり−ること
もぐぎるし、電子機器等のケースに導体パターン3を接
着りる(つまり、該ケースを基体6とJる)ことにより
、該ケース上にプリント配線を形成りることし可能とな
る。
Specifically, for example, the base 6 can be curved, and the conductor pattern 3 can be bonded to the case of an electronic device (that is, the case is referred to as the base 6). It becomes possible to form printed wiring on the case.

また、従来のプリント配線形成方法によって形成された
プリン1へ配線の基板に、導体パターン3を接着するこ
とにより、該基板に対し所望の配線をイ」加づることも
pl能となる。第2図および第3図は、この種の応用例
の一つを示ず。
Further, by bonding the conductor pattern 3 to the substrate of the wiring to the print 1 formed by the conventional printed wiring forming method, it becomes possible to add desired wiring to the substrate. Figures 2 and 3 do not show one example of this type of application.

これを説明づ−ると、第2図において、導体パターン3
は、前記第1図の構造にて、仮付はシー1へ1に仮(=
Jけされている。ただし、ここでは、前記接着剤層5は
導電性を付与されてい、るものどづる。
To explain this, in Fig. 2, the conductor pattern 3
is the structure shown in Fig. 1 above, and the tack is attached to the sea 1 to 1 (=
I'm being criticized. However, in this case, the adhesive layer 5 is imparted with electrical conductivity.

他方、第3図において、7.8は、それぞれ従来のプリ
ン1〜配線形成方法により、1枚の基板9上に設けられ
たプリント配線であり、これらのプリント配線7,8は
、相互間の接続の態様を種々変更されると、その接続の
態様毎に若干穴なる機0ヒを果たすようになっている。
On the other hand, in FIG. 3, reference numerals 7 and 8 indicate printed wirings provided on one substrate 9 by the conventional wiring forming method, and these printed wirings 7 and 8 are connected to each other. If the connection mode is changed in various ways, each connection mode will have some holes or failures.

なお、10.11は、それぞれプリント配線7,8を構
成づる導体パターンである(これらの導体パターンは一
部のみ図示し、他の部分は図示を省略している)。
Note that 10 and 11 are conductor patterns constituting the printed wirings 7 and 8, respectively (only some of these conductor patterns are shown, and other parts are omitted).

本応用例では、第2図の導体パターン3を前記第1図に
示した工程により、基板9、J3よび導体パターン10
.11の一部に接着Jる。これにより、プリンl−配線
7,8は、導体パターン3J−3よび接着剤層5を介し
て互いに電気的に接続される。
In this application example, the conductor pattern 3 shown in FIG.
.. Glue it to a part of 11. Thereby, the print l-wirings 7 and 8 are electrically connected to each other via the conductor pattern 3J-3 and the adhesive layer 5.

したがって、予定されるプリント配線7,8間の様々の
接続態様に応じて、複数種類の導体パターン3を用意し
ておけば、プリン[へ配線7,8および基板9からなる
同−秤類のプリント配線板を用いて、複数種類のプリン
1〜配線を作成することができる。これにより、プリン
1〜配線を多品秤少吊生産して、なおかつ、その製造コ
ストを低減することが可能となる゛。
Therefore, if a plurality of types of conductor patterns 3 are prepared according to various planned connection modes between the printed wirings 7 and 8, it is possible to connect the printed wirings 7 and 8 and the board 9 to the same scale type. A plurality of types of wiring can be created using a printed wiring board. As a result, it becomes possible to produce the pudding 1 to the wiring in a large quantity and in small quantities, and also to reduce the manufacturing cost.

本プリント配線形成方法では、前記のように導体パター
ン3を仮イ」(プシー!−1から基体6に移行して、プ
リント配線を形成づるので、上述のにうな利点の他に、
さらに、次のような利点をも得られる。
In this printed wiring formation method, the printed wiring is formed by transferring the conductive pattern 3 from the temporary 1 to the base 6 as described above, so in addition to the above-mentioned advantages,
Furthermore, the following advantages can be obtained:

第4図から第7図まて゛(は、本プリン1〜配線形成方
法の他の応用例を示覆。これを説明すると、第4図から
第6図までにa3いU、3a〜3Cは、それぞれ規格化
された導体パターンであり、それぞれ別個の仮イ]リシ
ート18〜1Cに、前記第1図の構造に℃仮イ」りされ
ている(なお、ここでも、接着剤層5は心電性を(=l
与され−Cいるものとづる)本応用例に83いては、前
記導体パターン38〜3Cを、前記第1図に示した工程
により、第7図のように1体6に接着リ−ると同時に、
該導体パターン3a〜30の所定部分を互いに重ね台わ
けることにより、該導体パターン3a〜30同士を接着
剤層5を介して互いに電気的に接続づる。
Figures 4 to 7 show other application examples of the present printer 1 to wiring forming method. To explain this, from Figures 4 to 6, a3 U, 3a to 3C, Each of them is a standardized conductor pattern, and is temporarily printed on separate temporary sheets 18 to 1C in the structure shown in FIG. gender (=l
In this application example 83, the conductor patterns 38 to 3C are glued into one body 6 as shown in FIG. 7 by the process shown in FIG. at the same time,
By overlapping predetermined portions of the conductor patterns 3a to 30 with each other, the conductor patterns 3a to 30 are electrically connected to each other via the adhesive layer 5.

このように規格化された導体パターンを複数組み合わせ
てプリント配線を414成づることによ−)でも、少量
生所のプリント配線の一=1ス1へ低減を図ることがC
きる。
By combining multiple standardized conductor patterns to form 414 printed wirings, it is possible to reduce the cost of printed wiring in small quantities to 1 = 1.
Wear.

次に、前記第1図に示したような、板付(プシー1−1
に仮付りされた導体パターン3を製造する方法の例を説
明する。
Next, as shown in FIG.
An example of a method for manufacturing the conductive pattern 3 temporarily attached to the wafer will be explained.

第8図はその一例であり、まり゛同図(a >のにうに
、銅箔等の金属筒12の一方の而に接着剤層5を設置J
、この接着剤層5により金属筒1°2に、防水性でかつ
剥離性を右する剥離シー[・4を接着リ−る。
Figure 8 is an example of this, and as shown in Figure 8 (a), an adhesive layer 5 is placed on one side of a metal tube 12 made of copper foil or the like.
With this adhesive layer 5, a release sheet [4] which is waterproof and has good releasability is adhered to the metal cylinder 1°2.

次に、同図(Ll)のコミうに、金属R”+ 12の他
1jの而を光硬化性レジスト層13で被頃する。
Next, as shown in FIG. 3(Ll), the metal R"+ 12 and the other parts 1j are covered with a photocurable resist layer 13.

次に、写真方法によってレジスト層13に露光づること
により、レジス1一層13のうちの必要部分を光によっ
て快化さけ゛、同図<C>のようにレジスト層13の硬
化部分のみが金属箔12を覆った状態とする。
Next, by exposing the resist layer 13 to light using a photographic method, necessary portions of the resist layer 13 are cured by light, and as shown in <C> of the same figure, only the hardened portions of the resist layer 13 are exposed to the metal foil 13. shall be covered.

次に、同図(d )のように、■ツヂングを行い、金属
箔12のうちの、硬化し1cレジスト層13によって被
覆されていない部分を除去づることにより、L91小パ
ターン3を形成ツる。なお、図では、上述のエッチング
エ稈終了後も、接着剤層5が剥離シー1〜1の全面に残
るように示しであるが、接着剤層5のうらの、導体パタ
ーン3に接触してぃイTい部分は、上述の1ツチング■
稈にJjい−C除去されるようにしでもよい。
Next, as shown in FIG. 3(d), the L91 small pattern 3 is formed by performing ``tzing'' and removing the portion of the metal foil 12 that is not covered with the hardened 1c resist layer 13. . In the figure, the adhesive layer 5 is shown to remain on the entire surface of the release sheets 1 to 1 even after the above-mentioned etching process is completed, but the adhesive layer 5 is shown to remain on the entire surface of the peeling sheets 1 to 1, but it is shown that the adhesive layer 5 remains in contact with the conductor pattern 3 on the back side of the adhesive layer 5. For the short part, do the above mentioned one ■
Jj-C may be removed from the culm.

次に、同図(0)のように、硬化したレジスト層13を
除去した後、同図(f)のように、合成樹脂等からなる
透明な仮4=Jけシー1へ1を、該シー1−1の一方の
面に設りられノ〔接着剤層2により、導体パターン3の
剥離シート4ど反対側の而に仮付けづる。
Next, as shown in (0) in the same figure, after removing the hardened resist layer 13, as shown in (f) in the same figure, transfer 1 to a transparent temporary sheet 1 made of synthetic resin or the like. The adhesive layer 2 is provided on one side of the sheet 1-1 and is temporarily attached to the opposite side of the release sheet 4 of the conductor pattern 3.

これにより、前記第1図に示した仮付りシー1〜1、接
着剤層2,5、導体パターン3、イ3よひ剥離シー1〜
4の組み合わせが1守られる。
As a result, as shown in FIG.
One combination of four is protected.

第9図は、前記第1図に示したような、仮付(プシート
1に仮(=lけされた導体パターン3を製造ηる方法の
他の例を示す。
FIG. 9 shows another example of the method of manufacturing the conductor pattern 3 temporarily attached to the sheet 1 as shown in FIG. 1.

この場合においては、同図(a >のように、銅板また
は導電層を被覆された合成樹脂板からなる通電板14上
の必要部分に、前記第ε3図の1−5法の場合にA3り
るレジスト層133の場合と同様の]二程にJ:す、メ
ツキレシスト層15を設りる。
In this case, as shown in the same figure (a), in the case of method 1-5 in Fig. A metal resist layer 15 is provided in the same manner as in the case of the resist layer 133.

次に、−に述のようにしてメツキレシスト層15を設(
プられた通電板14に、同図(1〕)のように電気メッ
キを行う。すると、電気メッキによって形成された箔状
汚1体ににり導体パターン3が形成される。
Next, the mesh resist layer 15 is provided as described in -.
Electroplating is performed on the pulled current-carrying plate 14 as shown in FIG. 1 (1). Then, a conductor pattern 3 is formed on the foil-like dirt formed by electroplating.

次に、同図(C)のように、メツキレシスト層15を除
去した後、同図(d )のように、一方の面に接着剤層
2を設けられた仮イ4リシー1へ1を前記接着剤層2に
より導電パターンJ3に接着しC1導電パターン3を通
電板17′Iから剥がし取ることに、」:す、導電パタ
ーン3を通電板14 ノ]11ら仮(=Jけシート1の
方へ移行させる。
Next, as shown in the figure (C), after removing the mesh resist layer 15, as shown in the figure (d), the adhesive layer 2 is provided on one side of the temporary adhesive layer 1. In order to adhere the C1 conductive pattern 3 to the conductive pattern J3 using the adhesive layer 2 and peel it off from the conductive plate 17'I, the conductive pattern 3 is attached to the conductive pattern J3. move it towards the

次に、同図([)のように、一方の面に接着剤層5を設
けられた剥離性を有りる剥1i111シー1〜4を、前
記接着剤層5により導体パターン3の他方の面に接着ス
る。これにより、前記第1図に示した構造の仮f=I 
4Jシー1−1、接着剤層2,5、導体パターン53、
および剥離シート4の紺み合わけが得られる。
Next, as shown in FIG. Glue to. As a result, the temporary f=I of the structure shown in FIG.
4J sea 1-1, adhesive layers 2 and 5, conductor pattern 53,
Also, the release sheet 4 can be mixed with a deep blue color.

なお、今説明した第9図の方法では、電気メッキを用い
でいるが、電気メッキの代りに無電解メッキを用いて導
体パターン3を形成することも可能なことは言うJ=で
もない。
Note that although electroplating is used in the method shown in FIG. 9 just described, it is also possible to form the conductor pattern 3 using electroless plating instead of electroplating.

第10図は、本発明にJ−3いて用いられる仮イl&プ
シーl〜および導体パターン等の組み合わぜの他の実施
例を示す一0同図において、導体パターン3は、銅層1
6 J3J:びアルミニウム層17の二重層からなる部
分と、銅層16のみからなる部分とにより構成されてい
る。また、1は仮イ]【′Jシー1〜.2゜5は接着剤
層、4は剥離シートであり、これらはi′11図の場合
と同様のものである。
FIG. 10 shows another embodiment of the combination of the temporary electrode and the conductor pattern used in the present invention. In the same figure, the conductor pattern 3 is
6 J3J: Consists of a portion consisting of a double layer of aluminum layer 17 and a portion consisting only of copper layer 16. Also, 1 is temporary A] ['J C1~. 2.5 is an adhesive layer, 4 is a release sheet, and these are the same as in the case of Fig. i'11.

この実施例では、アルミニウム層17の右前に、J、す
、導体パターン3各部の電気抵抗値を、iI!l整でき
るようになる等の効果を得ることができる。
In this example, the electrical resistance values of each part of the conductor pattern 3 are set on the right front side of the aluminum layer 17, iI! It is possible to obtain effects such as being able to make adjustments.

41J3、この第10図に示されるような導体パターン
3は、例えば、前記第8図に示したエツチングを用いる
方法において、金属箔12として、銅箔とアルミニウム
箔を張り合わけたしのを用い、エツチング工程を2段階
行う(銅層1Gまでエツチングする工程、おにびアルミ
ニウム層17のみをエツチングする工程の2段階を行う
)ことにより、容易に得ることができる。
41J3, the conductive pattern 3 as shown in FIG. 10 can be obtained by etching, for example, using the etching method shown in FIG. It can be easily obtained by carrying out two steps (the step of etching up to the copper layer 1G and the step of etching only the aluminum layer 17).

まlζ、第9図のようにメッキを用いる方法にJ5いて
、銅層16をメッキした後に−1ルミニウム層17をメ
ッキすることによっても、容易に得ることができる。
Alternatively, it can be easily obtained by using a method using plating as shown in FIG. 9, by plating the copper layer 16 and then plating the -1 aluminum layer 17.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によるプリン1〜配線形成方法は
、導体パターンを接着する単体として、極めて広範囲の
物を選択することができるととしに、多品秤少吊生産の
場合にお()るプリン1へ配線の製造コス1〜の低減を
可能とJる等の優れた効果を得られるしのである。
As described above, the pudding 1 to wiring forming method according to the present invention allows a very wide range of materials to be selected as a single unit to which a conductor pattern is bonded, and is suitable for high-volume, low-hanging production. This makes it possible to reduce the manufacturing cost of wiring to the printed circuit board 1, thereby achieving excellent effects such as reducing the production cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるプリント配線形成方法の一実施例
を承り工程図、第2図は本発明にa5いて使用される、
仮イー[けシートに仮イ1りされた導体パターンの一例
を示1平面図、第3図は第2図の導体パターンを従来方
法によって形成されたプリン1〜配線板に接盾し−C形
成したプリン1〜配線を示覆一平面図、第4図から第6
図までは本発明において使用される、仮イ」(ノシート
に仮イ」けされ7;l: >9体パターンの他の例を示
づ平面図、第7図は第4図かIう第(5図J:Cのう9
体パターンを用いて形成したプリンミル配線を示す平面
図、第8図は本発明にあい(使用される、仮イ1リシー
1〜に仮イq(プされた導体パターンを製造づ−る方法
の一例を示す工程図、第9図は本発明にa5いて使用さ
れる、仮付はシートに仮イζ」けされ1.:49体パタ
ーンを製造する方法の他の例を示す工程図、第10図は
本発明にa3いて使用される導体パターンの他の実施例
を示’I断面図で゛ある。 1・・・仮イ」けシート、2・・・接着剤層、3,3a
〜3C・・・導体パターン、7・・・基体、9・・・基
板。 第1図 第2図 第3図 第4図   第5図   イ官6図 第7図 第814 2 第9図     ;i+or4
Fig. 1 is a process diagram of an embodiment of the printed wiring forming method according to the present invention, and Fig. 2 is a process diagram used in the present invention.
1 is a plan view showing an example of a conductor pattern temporarily placed on a temporary E sheet; FIG. Figures 4 to 6 are plan views showing the formed wiring 1 to 6.
The figures up to the figure are plan views showing other examples of the body pattern used in the present invention. (Figure 5 J:C No. 9
FIG. 8 is a plan view showing a pudding mill wiring formed using a conductor pattern using a conductor pattern, which is used in the present invention. A process diagram showing an example, FIG. 9 is a process diagram showing another example of a method for manufacturing a 1.:49 body pattern, which is used in the present invention. Figure 10 is a sectional view showing another embodiment of the conductor pattern used in the present invention. 1. Temporary installation sheet, 2. Adhesive layer, 3, 3a.
~3C...Conductor pattern, 7...Base, 9...Substrate. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure I Official 6 Figure 7 Figure 814 2 Figure 9 ;i+or4

Claims (1)

【特許請求の範囲】[Claims] 一方の面を仮イ」ケシ−1へに仮付(プされている導体
パターンの他方の面を基体に接着した後、該導体パター
ンを前記基体上に残存させたまま、該導体パターンから
前記仮イ」けシートを取り去ることにより、前記基体上
にプリン1〜配線を形成覆ることを特徴とするプリント
配線形成方法。
After gluing the other side of the conductor pattern (which has been temporarily attached to the popper 1) on one side to the base, the conductor pattern is attached to the base while the conductor pattern remains on the base. A method for forming printed wiring, which comprises forming and covering the printed wiring on the substrate by removing a temporary blanking sheet.
JP1878383A 1983-02-09 1983-02-09 Method of forming printed circuit Pending JPS59145594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1878383A JPS59145594A (en) 1983-02-09 1983-02-09 Method of forming printed circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1878383A JPS59145594A (en) 1983-02-09 1983-02-09 Method of forming printed circuit

Publications (1)

Publication Number Publication Date
JPS59145594A true JPS59145594A (en) 1984-08-21

Family

ID=11981219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1878383A Pending JPS59145594A (en) 1983-02-09 1983-02-09 Method of forming printed circuit

Country Status (1)

Country Link
JP (1) JPS59145594A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191493A (en) * 1987-06-25 1989-04-11 Matsushita Electric Works Ltd Formation of interconnection
JP2005311202A (en) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd Wiring board and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517479A (en) * 1974-07-09 1976-01-21 Sony Corp Denkikairokibanno seizohoho
JPS5370425A (en) * 1976-12-06 1978-06-22 Toppan Printing Co Ltd Method of making vibration plate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517479A (en) * 1974-07-09 1976-01-21 Sony Corp Denkikairokibanno seizohoho
JPS5370425A (en) * 1976-12-06 1978-06-22 Toppan Printing Co Ltd Method of making vibration plate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191493A (en) * 1987-06-25 1989-04-11 Matsushita Electric Works Ltd Formation of interconnection
JP2005311202A (en) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd Wiring board and manufacturing method thereof
JP4534575B2 (en) * 2004-04-23 2010-09-01 パナソニック電工株式会社 Wiring board manufacturing method

Similar Documents

Publication Publication Date Title
JPS5893399A (en) Method of producing multilayer circuit board
TWI640234B (en) Circuit board with coppercircuit and method for manufacturing same
US5800723A (en) Process for fabricating flex circuits and product thereby
JPH08307028A (en) Circuit card and its manufacture
JP2001320150A (en) Wiring board by stamper and manufacturing method thereof
US5884396A (en) Transfer flat type ball grid array method for manufacturing packaging substrate
JPS59145594A (en) Method of forming printed circuit
JPH03270292A (en) Multilayer wiring board manufacturing method
JP2827472B2 (en) Method of manufacturing through-hole printed wiring board
JPH08107263A (en) Manufacturing method of printed wiring board
JPS5830189A (en) Method of producing microminiature circuit element
JP3225451B2 (en) Manufacturing method of laminated printed circuit board
JP3140859B2 (en) Method for manufacturing multilayer wiring board
JP4073294B2 (en) Circuit device manufacturing method
JPH08255870A (en) Electronic component mounting board and manufacturing method thereof
JPH0513932A (en) Film for repairing damaged pad and method for repairing damaged pad using the same
TWI273147B (en) Method for plating on a substrate and conductive dry film used in the method
JP2818904B2 (en) Substrate for mounting electronic components
JPS60183789A (en) Method of producing both-side printed circuit board for placing semiconductor
JPS6041290A (en) Method of producing multilayer wiring board
JP2008244081A (en) Wiring substrate manufacturing method
JPH0590344A (en) Tab tape carrier
JPH04159796A (en) Manufacture of metallic base wiring board
JPH02218192A (en) Manufacture of printed-wiring board
JPH0821776B2 (en) Double-sided circuit board manufacturing method