JPS59140726A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS59140726A JPS59140726A JP58015234A JP1523483A JPS59140726A JP S59140726 A JPS59140726 A JP S59140726A JP 58015234 A JP58015234 A JP 58015234A JP 1523483 A JP1523483 A JP 1523483A JP S59140726 A JPS59140726 A JP S59140726A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- voltage
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基準信号と出力からの帰還信号とを位相比較し
、位相比較電圧により電圧制御発振器の発信周波数を制
御する周波数シンセサイザに関するものである。
、位相比較電圧により電圧制御発振器の発信周波数を制
御する周波数シンセサイザに関するものである。
従来の周波数シンセサイザを第１図に示す。図において
、位相比較器２の一方の端子ＩＮＡには水晶発振器１か
らの基準信号（基準周波数ｆｈ ）が与えられ、他方の
端子ＩＮＢには、電圧制御発振器４の出力信号（周波数
１０ ）を分周器５〔分周比Ｎ（Ｎ：正整数〕を有す
る〕により分周した帰還信号（同波数１０／Ｎ ）が与
えられており、この両信号の位相比較を行ない位相差に
対応した位相比較制御電圧Ｖｄを低域ｆ波器６を介して
電圧側−御発振器４に与える。前記制御電圧Ｖｄは前記
発振器４の発振周波数を制御する。したがって、出力信
号の周波数１０と前記比較器２の入力端子ＩＮＡに入力
される基準信号の周波数／Ａと分周器５の分周比Ｎとの
間にはｆｏ二Ｎ−ｆｐ、なる関係が成立し、分周比Ｎを
変ることにより出力周波数ｆｏを可変している。
、位相比較器２の一方の端子ＩＮＡには水晶発振器１か
らの基準信号（基準周波数ｆｈ ）が与えられ、他方の
端子ＩＮＢには、電圧制御発振器４の出力信号（周波数
１０ ）を分周器５〔分周比Ｎ（Ｎ：正整数〕を有す
る〕により分周した帰還信号（同波数１０／Ｎ ）が与
えられており、この両信号の位相比較を行ない位相差に
対応した位相比較制御電圧Ｖｄを低域ｆ波器６を介して
電圧側−御発振器４に与える。前記制御電圧Ｖｄは前記
発振器４の発振周波数を制御する。したがって、出力信
号の周波数１０と前記比較器２の入力端子ＩＮＡに入力
される基準信号の周波数／Ａと分周器５の分周比Ｎとの
間にはｆｏ二Ｎ−ｆｐ、なる関係が成立し、分周比Ｎを
変ることにより出力周波数ｆｏを可変している。
しかし、このような従来構成においては、位相比較器２
からの位相比較制御電圧Ｖｄが篭ｍ、電圧に近い正、負
のパルス状であるため、低域ｒ波器３の時定数を大きく
とり、電圧制御発振器４に加える制御電圧をな峠らがな
ものにしないと、ジッタ等が発生し純度の高い出力信号
を得ることができない。しかし、低域Ｐ波器３の時定数
を大きくとると、位相差に対する追従が遅くなり、発振
周波数１０にビートが発生してしまう。したがって、ビ
ート発生が実用上問題なくかつジッタが最少となるよう
に低域Ｆ波器５の時定数を決定する必要があり、純度の
高い出方信号を得ることができなかった。
からの位相比較制御電圧Ｖｄが篭ｍ、電圧に近い正、負
のパルス状であるため、低域ｒ波器３の時定数を大きく
とり、電圧制御発振器４に加える制御電圧をな峠らがな
ものにしないと、ジッタ等が発生し純度の高い出力信号
を得ることができない。しかし、低域Ｐ波器３の時定数
を大きくとると、位相差に対する追従が遅くなり、発振
周波数１０にビートが発生してしまう。したがって、ビ
ート発生が実用上問題なくかつジッタが最少となるよう
に低域Ｆ波器５の時定数を決定する必要があり、純度の
高い出方信号を得ることができなかった。
また、出力周波数ｆｏに金談れるジッタ幅φは分周器５
でＮ分周した後もφのまま変化がないため、出力端子Ｏ
ＵＴにおいて周期１／１０に対してφの割合であったシ
ック幅が比較器２の端子ＩＮＨにおいては周期Ｎ／１０
に対してφの割合でジッタ幅をもつことになり、端子Ｉ
ＮＨにおける周波数の純度は出力周波数１０の純度以上
になり、比較器２における位相比較効果が出力周波数に
現われにくい。また位相比較回数を増して出力周波数の
純度を高めるためには基準周波数ｆｈを高くする必要が
ある。しかし１０ ：Ｎ・ハの関係から１０はｆＡの整
数倍の値しか取り得す、ｆＡを高くする程１０は限られ
た周波数しか取れなくなるという欠点があった。
でＮ分周した後もφのまま変化がないため、出力端子Ｏ
ＵＴにおいて周期１／１０に対してφの割合であったシ
ック幅が比較器２の端子ＩＮＨにおいては周期Ｎ／１０
に対してφの割合でジッタ幅をもつことになり、端子Ｉ
ＮＨにおける周波数の純度は出力周波数１０の純度以上
になり、比較器２における位相比較効果が出力周波数に
現われにくい。また位相比較回数を増して出力周波数の
純度を高めるためには基準周波数ｆｈを高くする必要が
ある。しかし１０ ：Ｎ・ハの関係から１０はｆＡの整
数倍の値しか取り得す、ｆＡを高くする程１０は限られ
た周波数しか取れなくなるという欠点があった。
本発明の目的は上述の欠点を除去した周波数シンセサイ
ザを提供するもので、本発明の周波数シンセサイザは、
基準信号と第１の帰還信号との位相比較を行なう位相比
較部と、該位相比較部から出力される比較信号によって
第２の帰還信号の位相を制御する位相制御部と、位相制
御部からの信号を分周し前記第１の帰還信号として出方
する分周部と、前記位相比較部から出力される信号をカ
ウントするアップダウンカウンタと、該アップダウンカ
ウンタから出力される信号を［ｉ電圧に変換するＤ−Ａ
コンバータと、該Ｄ−Ａコンバータがら出力される電圧
により出力信号の発振周波数が制御され、前記第２の帰
還信号を出力信号として元年する電圧制御発複回路とか
ら構成したことを特徴とするものである。
ザを提供するもので、本発明の周波数シンセサイザは、
基準信号と第１の帰還信号との位相比較を行なう位相比
較部と、該位相比較部から出力される比較信号によって
第２の帰還信号の位相を制御する位相制御部と、位相制
御部からの信号を分周し前記第１の帰還信号として出方
する分周部と、前記位相比較部から出力される信号をカ
ウントするアップダウンカウンタと、該アップダウンカ
ウンタから出力される信号を［ｉ電圧に変換するＤ−Ａ
コンバータと、該Ｄ−Ａコンバータがら出力される電圧
により出力信号の発振周波数が制御され、前記第２の帰
還信号を出力信号として元年する電圧制御発複回路とか
ら構成したことを特徴とするものである。
以下に、本発明の一実施例を図により説明する。
第２図は本発明の一実施例を示すブロック図である。
第２図において、位相比較部２で水晶発振器１より与え
られる基準信号（基準周波数１０ ）に対し分周回路５
よりの帰還信号の位相が進んでいるか遅れているかを比
較検出し、その検出結果により位相が進んでいる場合に
は位相制御回路６で電圧制御発振器・９より信号（周波
数１０ ）に１ビット加算し、遅れている場合は１ビツ
ト減算を行うと同時にその検出結果をアップダウンカウ
ンタ７てカウントし、カウント結果を１〕−Ａコンバー
タ８で直流電圧に変換し、電圧制御発振器９の発振周波
数を制御する。したがって、電圧制御発振器９よりの出
力信号の周波数１０と前記水晶発振器１よりの信号の周
波数ｆｈと分周器５の分周比にとの間にはｆｏ二に−ｆ
Ａなる関係が成立し、分局比Ｎを変るこ七により出力周
波数ｆｏを可変することができる。
られる基準信号（基準周波数１０ ）に対し分周回路５
よりの帰還信号の位相が進んでいるか遅れているかを比
較検出し、その検出結果により位相が進んでいる場合に
は位相制御回路６で電圧制御発振器・９より信号（周波
数１０ ）に１ビット加算し、遅れている場合は１ビツ
ト減算を行うと同時にその検出結果をアップダウンカウ
ンタ７てカウントし、カウント結果を１〕−Ａコンバー
タ８で直流電圧に変換し、電圧制御発振器９の発振周波
数を制御する。したがって、電圧制御発振器９よりの出
力信号の周波数１０と前記水晶発振器１よりの信号の周
波数ｆｈと分周器５の分周比にとの間にはｆｏ二に−ｆ
Ａなる関係が成立し、分局比Ｎを変るこ七により出力周
波数ｆｏを可変することができる。
以上説明したように本発明によれば、１ピツトごとの位
相比較結果をアップダウンカウンタでカウン、トし、カ
ウントした結果をＤ−Ａコンバータで直流電圧に変換し
その出力電圧で電圧制御回路の出力信号の発信周波数を
制御するようにしたので、高周波成分のない発振周波数
制御電圧を得ることができ、位相比較信号の純度に関係
なく安定した出力信号を得る仁とができる。また出力信
号の純度が位相比較信号の純度に関係がないため、分周
回路の分周比を大きくすることができ、出力周波数の有
効桁数が大きくなっても純度の高い安定した任意の周波
数を発生できる効果を有するものである。
相比較結果をアップダウンカウンタでカウン、トし、カ
ウントした結果をＤ−Ａコンバータで直流電圧に変換し
その出力電圧で電圧制御回路の出力信号の発信周波数を
制御するようにしたので、高周波成分のない発振周波数
制御電圧を得ることができ、位相比較信号の純度に関係
なく安定した出力信号を得る仁とができる。また出力信
号の純度が位相比較信号の純度に関係がないため、分周
回路の分周比を大きくすることができ、出力周波数の有
効桁数が大きくなっても純度の高い安定した任意の周波
数を発生できる効果を有するものである。
巣１図は従来の周波数シンセサイザを示すブロック図、
第２図は本発明の一実施例を示すブロック図である。
第２図は本発明の一実施例を示すブロック図である。
Claims (1)
- （１）基準信号と第１の帰還信号との位相比較を行う位
相比較部と、該位相比較部から出力される比較信号によ
って、第２の帰璽信号の位相を制御する位相制御部と、
位相制御部からの信号を分１周し前記第１の帰還信号と
して出力する分周部と、前記位相比較部から出力される
信号をカウントするアップダウンカウンタと、該アップ
ダウンカウンタから・出力される信号を直流電圧に変換
するＩ）−Ａコンバータと、該Ｄ−Ａコンバータから出
力される電圧により゛出力信号の発信周波数が制御され
、前記第２の帰還信号を出力信号として発生する電圧制
御発振回路とから構成したことを特徴とする周波数シン
セサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015234A JPS59140726A (ja) | 1983-01-31 | 1983-01-31 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015234A JPS59140726A (ja) | 1983-01-31 | 1983-01-31 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59140726A true JPS59140726A (ja) | 1984-08-13 |
Family
ID=11883172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015234A Pending JPS59140726A (ja) | 1983-01-31 | 1983-01-31 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59140726A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012272A (ja) * | 1973-06-01 | 1975-02-07 | ||
| JPS51141615A (en) * | 1975-05-31 | 1976-12-06 | Kawai Musical Instr Mfg Co Ltd | Automatic tuning apparatus for electronic musical instrument |
| JPS54152949A (en) * | 1978-05-24 | 1979-12-01 | Nec Corp | Phase synchronous oscillation circuit |
| JPS5518165B2 (ja) * | 1975-09-12 | 1980-05-16 |
-
1983
- 1983-01-31 JP JP58015234A patent/JPS59140726A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012272A (ja) * | 1973-06-01 | 1975-02-07 | ||
| JPS51141615A (en) * | 1975-05-31 | 1976-12-06 | Kawai Musical Instr Mfg Co Ltd | Automatic tuning apparatus for electronic musical instrument |
| JPS5518165B2 (ja) * | 1975-09-12 | 1980-05-16 | ||
| JPS54152949A (en) * | 1978-05-24 | 1979-12-01 | Nec Corp | Phase synchronous oscillation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521948A (en) | Frequency synthesizer | |
| JPS6256689B2 (ja) | ||
| JP2610171B2 (ja) | 位相同期回路 | |
| CA2093040C (en) | Frequency synthesizer using phase-locked loop | |
| JPS59140726A (ja) | 周波数シンセサイザ | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPWO2004047301A1 (ja) | 周波数合成器 | |
| JPH0336114Y2 (ja) | ||
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH07297713A (ja) | 周波数シンセサイザ | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPS61255126A (ja) | 周波数シンセサイザ | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH06260932A (ja) | Ｐｌｌ回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JP2855643B2 (ja) | Ｐｌｌ回路 | |
| JP2000224028A (ja) | Ｐｌｌ回路、及びその制御方法 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPS63234630A (ja) | 位相同期ル−プの同期補償回路 | |
| JPH08274628A (ja) | デジタルｐｌｌ |