JPS59134949A - 三値伝送方式 - Google Patents
三値伝送方式Info
- Publication number
- JPS59134949A JPS59134949A JP881783A JP881783A JPS59134949A JP S59134949 A JPS59134949 A JP S59134949A JP 881783 A JP881783 A JP 881783A JP 881783 A JP881783 A JP 881783A JP S59134949 A JPS59134949 A JP S59134949A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- low
- circuit
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/0823—Multistate logic
- H03K19/0826—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、一対または１本の導線によって三値を伝送す
る三値伝送方式に関する。
る三値伝送方式に関する。
第１図は、従来の三直伝送方式の一例を示す回路図であ
る。丁なυち送信側に設けられた三値発生回路ｌは、ト
ランジスタ２，３のエミッタを共通に接続して定電流源
５ケ通して接地し、トランジスタ２のコレクタ會出カド
ランス４の１次側巻線の巻始めに接続し、トランジスタ
３のコレクタは出カドランス４の１次側巻線の巻終シに
接続し、出カドランス４の１次側巻線の中点には電源電
圧Ｖｅ ｅが供給されている。またトランジスタ３のペ
ースには比較電圧光が供給されている。従って、入力端
子９に印加される入力電圧ｖ！１が前記比較電圧Ｖ几よ
り高レベルのとき、トランジスタ２に一定電流■が流れ
て出カドランス４の２次側には正電圧が出力される。一
方、トランジスタ６．７のエミッタが同様に定電流源８
を通して接地され、トランジスタ６のベースには前記比
較電圧ｖＲが供給され、トランジスタ７０ペースには入
力端子１０に印加される入力電圧ＶＩ２が印加される。
る。丁なυち送信側に設けられた三値発生回路ｌは、ト
ランジスタ２，３のエミッタを共通に接続して定電流源
５ケ通して接地し、トランジスタ２のコレクタ會出カド
ランス４の１次側巻線の巻始めに接続し、トランジスタ
３のコレクタは出カドランス４の１次側巻線の巻終シに
接続し、出カドランス４の１次側巻線の中点には電源電
圧Ｖｅ ｅが供給されている。またトランジスタ３のペ
ースには比較電圧光が供給されている。従って、入力端
子９に印加される入力電圧ｖ！１が前記比較電圧Ｖ几よ
り高レベルのとき、トランジスタ２に一定電流■が流れ
て出カドランス４の２次側には正電圧が出力される。一
方、トランジスタ６．７のエミッタが同様に定電流源８
を通して接地され、トランジスタ６のベースには前記比
較電圧ｖＲが供給され、トランジスタ７０ペースには入
力端子１０に印加される入力電圧ＶＩ２が印加される。
入力電圧ＶＩ２が比較電圧■几より高レベルのときトラ
ンジスタ７に一定電流■が流れる。トランジスタ６のコ
レクタはトランジスタ２のコレクタに接続され、トラン
ジスタ７のコレクタはトランジスタ３のコレクタに接続
されている。従って、入力電圧ＶＩ２がハイレベルで入
力電圧Ｖ■ｔがローレベルのとき出カドランス４の２次
側には前述の場合と逆方向の電圧が出力きれる。入力電
圧Ｖｌｌ ｓ ＶＩ２が共に前記比較電圧Ｖ几よリロー
レベルであるときは、トランジスタ３および６に一定電
流Ｉが流れる。従って、出カドランス４の１次側には互
に逆方向に等しい電流工が流れて、２次側は無電圧とな
るＯすなわち、入力電圧ｖＩｔ ＋ ＶＩ２の状態に応
じて、出カドランス４の２次側は、正電圧、負電圧又は
無電圧のうちいずれ１為１つの状態となる。第２図（ａ
ｔ 、ｔｂｌ 、 （ｃｌは、期間ＴＩにおいて入力電
圧ｖ１１がハイレベルでＶＩ２ カローレベル、期間Ｔ
２において入力電圧Ｖ１１．ｖＩ２共にローレベル、期
間Ｔ３において入力電圧ＶｔｔがローレベルでＶＩ２が
ハイレベルである場合の入力電圧Ｖｌｌ ＋ ＶＩ２お
よび出カドランス４の出力電圧ＶＰ ｋ示すタイムチャ
ートである。
ンジスタ７に一定電流■が流れる。トランジスタ６のコ
レクタはトランジスタ２のコレクタに接続され、トラン
ジスタ７のコレクタはトランジスタ３のコレクタに接続
されている。従って、入力電圧ＶＩ２がハイレベルで入
力電圧Ｖ■ｔがローレベルのとき出カドランス４の２次
側には前述の場合と逆方向の電圧が出力きれる。入力電
圧Ｖｌｌ ｓ ＶＩ２が共に前記比較電圧Ｖ几よリロー
レベルであるときは、トランジスタ３および６に一定電
流Ｉが流れる。従って、出カドランス４の１次側には互
に逆方向に等しい電流工が流れて、２次側は無電圧とな
るＯすなわち、入力電圧ｖＩｔ ＋ ＶＩ２の状態に応
じて、出カドランス４の２次側は、正電圧、負電圧又は
無電圧のうちいずれ１為１つの状態となる。第２図（ａ
ｔ 、ｔｂｌ 、 （ｃｌは、期間ＴＩにおいて入力電
圧ｖ１１がハイレベルでＶＩ２ カローレベル、期間Ｔ
２において入力電圧Ｖ１１．ｖＩ２共にローレベル、期
間Ｔ３において入力電圧ＶｔｔがローレベルでＶＩ２が
ハイレベルである場合の入力電圧Ｖｌｌ ＋ ＶＩ２お
よび出カドランス４の出力電圧ＶＰ ｋ示すタイムチャ
ートである。
出カドランス４の出力電圧ｖｐは、伝送路１３を通して
受信側へ伝送され三値判定回路１４に入力される。三値
判定回路１４は、入カドランス１５の１次側を伝送路１
：ｌ：接続し、２次側巻線の巻始めケミ圧比較器１６の
正相入力端子へ接続し、巻終りケミ圧比較器１７の正相
入力端子へ接続し、中点には定電圧ダイオード２０〃島
ら一定電圧ＶＢが供給でれている。電圧比較器１６．１
７の逆相入力端子には比較電圧■８が供給されている。
受信側へ伝送され三値判定回路１４に入力される。三値
判定回路１４は、入カドランス１５の１次側を伝送路１
：ｌ：接続し、２次側巻線の巻始めケミ圧比較器１６の
正相入力端子へ接続し、巻終りケミ圧比較器１７の正相
入力端子へ接続し、中点には定電圧ダイオード２０〃島
ら一定電圧ＶＢが供給でれている。電圧比較器１６．１
７の逆相入力端子には比較電圧■８が供給されている。
前記定電圧ダイオード２０には抵抗１９ケ通して比較電
圧ＶＲが供給されていて、一定電圧Ｖｎは比較電圧■８
よりもローレベルである。従って、入カドランス１５の
出力電圧が０のときは、電圧比較器１６゜１７０正相入
力端子は逆相入力端子よりローレベルとなＱ１電圧比較
器１６の出力電圧Ｖｏ １および電圧比較器１７の出力
電圧Ｖｏ ２は共にローレベルとなる（第２図１ｄｌ
、 ｌｅｔの期間Ｔ２参照）。入カドランス１５の出力
が正電圧となると、電圧比較器１６は、正相入力端子が
逆相入力端子よりハイレベルとなり出力電圧Ｖｏ１？Ｉ
ｌ”ハイレベルにする（第２図１ｄｌの期間Ｔ１紗照）
。″また、入カドランス１５の出力が負電圧（巻終りの
方が正）となると、電圧比較器１７の出力電圧■ｏ２が
ハイレベルになる（第２図（ｅｌの期間Ｔ３診参照。す
なわち、三値で伝送されだ信号をそれぞれに対応して出
力することができる。
圧ＶＲが供給されていて、一定電圧Ｖｎは比較電圧■８
よりもローレベルである。従って、入カドランス１５の
出力電圧が０のときは、電圧比較器１６゜１７０正相入
力端子は逆相入力端子よりローレベルとなＱ１電圧比較
器１６の出力電圧Ｖｏ １および電圧比較器１７の出力
電圧Ｖｏ ２は共にローレベルとなる（第２図１ｄｌ
、 ｌｅｔの期間Ｔ２参照）。入カドランス１５の出力
が正電圧となると、電圧比較器１６は、正相入力端子が
逆相入力端子よりハイレベルとなり出力電圧Ｖｏ１？Ｉ
ｌ”ハイレベルにする（第２図１ｄｌの期間Ｔ１紗照）
。″また、入カドランス１５の出力が負電圧（巻終りの
方が正）となると、電圧比較器１７の出力電圧■ｏ２が
ハイレベルになる（第２図（ｅｌの期間Ｔ３診参照。す
なわち、三値で伝送されだ信号をそれぞれに対応して出
力することができる。
し−ｊ）為し、上述の従来方式は、三値発生回路ｌおよ
び三値判定回路１４０回路構成が複雑であシ、特に人、
出カドランス？用いることにより大型１為つ高価となる
欠点がある。さらに直流信号全伝送できないという欠点
がある。
び三値判定回路１４０回路構成が複雑であシ、特に人、
出カドランス？用いることにより大型１為つ高価となる
欠点がある。さらに直流信号全伝送できないという欠点
がある。
本発明の目的は、上述の従来の欠点を解決し、少な一素
子数の簡単な回路構成によって、小型安価な、しη為も
直流信号の伝送可能な三値伝送方式を提供することにあ
る。
子数の簡単な回路構成によって、小型安価な、しη為も
直流信号の伝送可能な三値伝送方式を提供することにあ
る。
本発明の三値伝送方式は、３つの入力状態に対応して、
低出力インピーダンスの第１電圧と低出力インピーダン
スの第２電圧と高インピーダンスの任意の電圧のいずれ
７ｙｈ １つを線路に送出する三値発生回路と、前記第
１電圧を受信したとき出力する第１の受信回路と前記第
２電圧を受信したとき出力する第２の受信回路とヲ有し
前記第１および第２の受信回路は一定値以下の受信電流
によっては出力しないようにした三値判定回路とを備え
（５） たことを特徴とする。
低出力インピーダンスの第１電圧と低出力インピーダン
スの第２電圧と高インピーダンスの任意の電圧のいずれ
７ｙｈ １つを線路に送出する三値発生回路と、前記第
１電圧を受信したとき出力する第１の受信回路と前記第
２電圧を受信したとき出力する第２の受信回路とヲ有し
前記第１および第２の受信回路は一定値以下の受信電流
によっては出力しないようにした三値判定回路とを備え
（５） たことを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第３図は、本発明の一実施例を示す回路図である。すな
わち、三値発生回路１′は、入力端子９から入力する入
力電圧Ｖｌｌ ｋ ）ライステート付バッファ回路２１
およびＮＯＲ回路２２の一方の入力端子に入力させる。
わち、三値発生回路１′は、入力端子９から入力する入
力電圧Ｖｌｌ ｋ ）ライステート付バッファ回路２１
およびＮＯＲ回路２２の一方の入力端子に入力させる。
ＮＯＲ回路２２のもう一方の入力端子には入力端子１０
刀為ら入力電圧ｖ１２が入力される。そして、ＮＯＲ回
路２２の出力端子會前記トライステート付バッファ回路
２１の制御入力端子に接続する。今、トライステート付
バッファ回路２１およびＮＯＲ回路２２の判定電圧ｔＶ
’ｒとすると、入力電圧Ｖｌｌ ｖ ＶＩ２のいずれ〃
−一方が判定電圧ｖＴよシハイレペルであると＠Ｎ０Ｒ
ｎ路２２の出力レベルがローレベルとなシ、トライステ
ート付バッファ回路２１は動作状態となって、入力電圧
■１１の状態を出力する。すなわち、入力ｔ 圧Ｖｌ
ｔがハイレベルのときは、低出力インピーダンスでハイ
レベルの第１電圧を送出し、入力室（６） 圧Ｖ□、カローレベルで入力電圧ＶＩ２カ／’イレヘル
のときは、トライステート付バッファ回路２１は第２に
圧としてのローレベルを出力するがその出力インピーダ
ンスは低い。し１為し、入力電圧ＶＩ！ｖｖ１２共に判
定電圧ｖＴよりローレベルであるときは、ＮＯＲ回路２
２の出力がハイレベルとなυ、トライステート付３２７
７回路２１の制御入力端子にハイレベルが印加される。
刀為ら入力電圧ｖ１２が入力される。そして、ＮＯＲ回
路２２の出力端子會前記トライステート付バッファ回路
２１の制御入力端子に接続する。今、トライステート付
バッファ回路２１およびＮＯＲ回路２２の判定電圧ｔＶ
’ｒとすると、入力電圧Ｖｌｌ ｖ ＶＩ２のいずれ〃
−一方が判定電圧ｖＴよシハイレペルであると＠Ｎ０Ｒ
ｎ路２２の出力レベルがローレベルとなシ、トライステ
ート付バッファ回路２１は動作状態となって、入力電圧
■１１の状態を出力する。すなわち、入力ｔ 圧Ｖｌ
ｔがハイレベルのときは、低出力インピーダンスでハイ
レベルの第１電圧を送出し、入力室（６） 圧Ｖ□、カローレベルで入力電圧ＶＩ２カ／’イレヘル
のときは、トライステート付バッファ回路２１は第２に
圧としてのローレベルを出力するがその出力インピーダ
ンスは低い。し１為し、入力電圧ＶＩ！ｖｖ１２共に判
定電圧ｖＴよりローレベルであるときは、ＮＯＲ回路２
２の出力がハイレベルとなυ、トライステート付３２７
７回路２１の制御入力端子にハイレベルが印加される。
このときトライステート付バッフ７回路２１は不動作状
態に制御され晒の出力インピーダンスは高インピーダン
ス２となる。このとき伝送路１３上の電圧は、以前の状
態に応じて若干の残留電圧ケ有する場会もあり、電圧そ
のものは不定となるが上記高インピーダンス２のため線
路上に流れる電流は０または極めて少ない電流である。
態に制御され晒の出力インピーダンスは高インピーダン
ス２となる。このとき伝送路１３上の電圧は、以前の状
態に応じて若干の残留電圧ケ有する場会もあり、電圧そ
のものは不定となるが上記高インピーダンス２のため線
路上に流れる電流は０または極めて少ない電流である。
第４図１ａｌ ＋ （ｂ） ｓ （ｃｌは、上述の各部
の信号を示すタイムチャートである。今、期間Ｔ！に入
力電圧Ｖｔｔのみが判定電圧ｖＴよシハイレベルであシ
、期間Ｔ２には入力電圧ｖ１１ ｒ ＶＩ２共にローレ
ベルであシ、期間Ｔ３には入力電圧ＶＩ２のみがハイレ
ベルであるとすると、伝送路１３上に送出される電圧Ｖ
ｐは、同図ｔｅｌに示すように期間Ｔ１ではハイレベル
となシ、期間Ｔ３ではローレベル（低出力インピーダン
ス）である。そして、期間Ｔ２ではトライステート付３
２７７回路２１の出力インピーダンスが高インピーダン
スＺとなる。線路上の電圧そのものは不定であるが徐々
に放電されよう。すなわち、三値発生回路１′は、３つ
の入力状態に対応して、伝送路上に、低出力インピーダ
ンスの第１電圧。
の信号を示すタイムチャートである。今、期間Ｔ！に入
力電圧Ｖｔｔのみが判定電圧ｖＴよシハイレベルであシ
、期間Ｔ２には入力電圧ｖ１１ ｒ ＶＩ２共にローレ
ベルであシ、期間Ｔ３には入力電圧ＶＩ２のみがハイレ
ベルであるとすると、伝送路１３上に送出される電圧Ｖ
ｐは、同図ｔｅｌに示すように期間Ｔ１ではハイレベル
となシ、期間Ｔ３ではローレベル（低出力インピーダン
ス）である。そして、期間Ｔ２ではトライステート付３
２７７回路２１の出力インピーダンスが高インピーダン
スＺとなる。線路上の電圧そのものは不定であるが徐々
に放電されよう。すなわち、三値発生回路１′は、３つ
の入力状態に対応して、伝送路上に、低出力インピーダ
ンスの第１電圧。
低出力インピーダンスの第２電圧、高インピーダンスの
任意の電圧で表わされる三値信号のうちいずれか１つｔ
送出する０ 受信側の三値判定回路１４′では、フォトカプラ２３．
２４の並列接続回路の一端を伝送路１３に接続し、他端
には抵抗２５を介して比較電圧もが供給される。上記比
較電圧−は、三値発生回路１′η為ら送出される第１電
圧（ハイレベルｙ−より低く、第２電圧（ローレベル）
ＶＬよシ高く設定されている。また、フォトカプラ２３
．２４のダイオードは互に逆極性になるように並列接続
されている。フォトカプラ２３．２４の内蔵するトラン
ジスタのコレクタには電源電圧Ｖｅｅが供給され、エミ
ッタはそれぞれ抵抗２７．２ｆ１通して接地されている
０咳三値判定回路１４′は、三値発生回路１′η為ら低
出力インピーダンスで伝送路１３にハイレベル（ＶＨ）
が送出されたときは、フォトカプラ２３の発光ダイオー
ドが発光して内蔵トランジスタが導通し、出力電圧Ｖ６
．がハイレベルとなる（第４図（ｄｌ参照）。すなわち
、７オトカプラ２３は第１電圧を受信したとき出力する
第１の受信回路を構成している。伝送路１３に低出力イ
ンピーダンスでローレベル（ＶＬ ）が送出されたとき
は、フォトカプラ２４の内蔵するダイオードが導通して
・出力電圧Ｖや２がハイレベルとなる（第４図１ａｌ期
間Ｔ３参照）。フォトカプラ２４は第２の受信回路を構
成する。三値発生回路の出力インピーダンス（トライス
テート付バッファ回路２１の出力インピーダンス）が高
インピーダンスのときは、伝送路上の電圧如何にη１〃
為わらず７オトカプラ２３または２４Ｖｃ流入する電流
は０若しくは極めて小さい（９） 電流である。フォトカプラ２３．２４は一定値以下の受
信電流によってはダイオードが発光せず、従ってフォト
カプラ２３．２４は、いずれもオフ状態となり、出力電
圧Ｖ６１ 、 Ｖｏ２は共にローレベルとなる（第４図
（ｄｌ 、 （ｅｌの期間Ｔ２参照）。ｆなわち、伝送
路上の電圧が低出力インピーダンスの第１電圧であると
きは、フォトカプラ２３のみがオンとなり、低出力イン
ピーダンスの第２電圧であるときはフォトカプラ２４の
みがオンとなり、三値発生回路の出力インピーダンスが
高インピーダンスであるときは、フォトカプラ２３．２
４は共にオフ状態となる。
任意の電圧で表わされる三値信号のうちいずれか１つｔ
送出する０ 受信側の三値判定回路１４′では、フォトカプラ２３．
２４の並列接続回路の一端を伝送路１３に接続し、他端
には抵抗２５を介して比較電圧もが供給される。上記比
較電圧−は、三値発生回路１′η為ら送出される第１電
圧（ハイレベルｙ−より低く、第２電圧（ローレベル）
ＶＬよシ高く設定されている。また、フォトカプラ２３
．２４のダイオードは互に逆極性になるように並列接続
されている。フォトカプラ２３．２４の内蔵するトラン
ジスタのコレクタには電源電圧Ｖｅｅが供給され、エミ
ッタはそれぞれ抵抗２７．２ｆ１通して接地されている
０咳三値判定回路１４′は、三値発生回路１′η為ら低
出力インピーダンスで伝送路１３にハイレベル（ＶＨ）
が送出されたときは、フォトカプラ２３の発光ダイオー
ドが発光して内蔵トランジスタが導通し、出力電圧Ｖ６
．がハイレベルとなる（第４図（ｄｌ参照）。すなわち
、７オトカプラ２３は第１電圧を受信したとき出力する
第１の受信回路を構成している。伝送路１３に低出力イ
ンピーダンスでローレベル（ＶＬ ）が送出されたとき
は、フォトカプラ２４の内蔵するダイオードが導通して
・出力電圧Ｖや２がハイレベルとなる（第４図１ａｌ期
間Ｔ３参照）。フォトカプラ２４は第２の受信回路を構
成する。三値発生回路の出力インピーダンス（トライス
テート付バッファ回路２１の出力インピーダンス）が高
インピーダンスのときは、伝送路上の電圧如何にη１〃
為わらず７オトカプラ２３または２４Ｖｃ流入する電流
は０若しくは極めて小さい（９） 電流である。フォトカプラ２３．２４は一定値以下の受
信電流によってはダイオードが発光せず、従ってフォト
カプラ２３．２４は、いずれもオフ状態となり、出力電
圧Ｖ６１ 、 Ｖｏ２は共にローレベルとなる（第４図
（ｄｌ 、 （ｅｌの期間Ｔ２参照）。ｆなわち、伝送
路上の電圧が低出力インピーダンスの第１電圧であると
きは、フォトカプラ２３のみがオンとなり、低出力イン
ピーダンスの第２電圧であるときはフォトカプラ２４の
みがオンとなり、三値発生回路の出力インピーダンスが
高インピーダンスであるときは、フォトカプラ２３．２
４は共にオフ状態となる。
以上のように、本発明においては、三値発生回路の入力
状態に応じて、伝送路上に低出力インピーダンスの第１
電圧、低出力インピーダンスの第２電圧、高インピーダ
ンスの任意電圧の三値信号のうちいずれ１為１つが送出
され、三値判定回路では、上記３つの信号送出状態に対
応して再生出力するように構成したη島ら、少ない素子
数の簡単な回路によって三値伝送を行なうことができる
効果（１０） がある。本発明は、入出カドランス等を使用しないη為
ら、小形化およびコストダウンに有利である。
状態に応じて、伝送路上に低出力インピーダンスの第１
電圧、低出力インピーダンスの第２電圧、高インピーダ
ンスの任意電圧の三値信号のうちいずれ１為１つが送出
され、三値判定回路では、上記３つの信号送出状態に対
応して再生出力するように構成したη島ら、少ない素子
数の簡単な回路によって三値伝送を行なうことができる
効果（１０） がある。本発明は、入出カドランス等を使用しないη為
ら、小形化およびコストダウンに有利である。
また直流信号全伝送することも可能である。
第１図は従来の三値伝送方式の一例を示す回路図、第２
図は上記従来例の各部の電圧波形會示すタイムチャート
、第３図は本発明の一実施例を示す回路図、第４図は上
記実施例の各部信号を示すタイムチャートである。 図におりて、ｌ、１′・・・三値発生回路、２，３゜６
．７・・・トランジスタ、４・・・出カドランス、５゜
８・・・定電流源、９．１０・・・入力端子、１１，１
２゜１８・・・端子、１３・・・伝送路、１４ 、１４
’・・・三値判定回路、１５・・・入カドランス、１６
．１７・・・電圧比較器、１９・・・抵抗、２０・・・
定電圧ダイオード、２１・・・トライステート付バッフ
ァ回路、２２・・・ＮＯＲ回路、２３．２４・・・フォ
トカプラ、２５゜２７．２８・・・抵抗。 代理人 弁理士 住田俊宗 （１１） 第２図 ｒ１
図は上記従来例の各部の電圧波形會示すタイムチャート
、第３図は本発明の一実施例を示す回路図、第４図は上
記実施例の各部信号を示すタイムチャートである。 図におりて、ｌ、１′・・・三値発生回路、２，３゜６
．７・・・トランジスタ、４・・・出カドランス、５゜
８・・・定電流源、９．１０・・・入力端子、１１，１
２゜１８・・・端子、１３・・・伝送路、１４ 、１４
’・・・三値判定回路、１５・・・入カドランス、１６
．１７・・・電圧比較器、１９・・・抵抗、２０・・・
定電圧ダイオード、２１・・・トライステート付バッフ
ァ回路、２２・・・ＮＯＲ回路、２３．２４・・・フォ
トカプラ、２５゜２７．２８・・・抵抗。 代理人 弁理士 住田俊宗 （１１） 第２図 ｒ１
Claims (1)
- ３つの入力状態に対応して、低出力インピーダンスの第
１電圧と低出力インピーダンスの第２電圧と高インピー
ダンスの任意の電圧のいずれ刀）１つ全線路に送出する
三値発生回路と、前記第１電圧を受信したとき出力する
第１の受信回路と前記第２電圧を受信したとき出力する
第２の受信回路とを有し前記第１および第２の受信回路
は一定値以下の受信電流によっては出力しないようにし
ｋ＝値判定回路とを備えたことを特徴とする三値伝送方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP881783A JPS59134949A (ja) | 1983-01-24 | 1983-01-24 | 三値伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP881783A JPS59134949A (ja) | 1983-01-24 | 1983-01-24 | 三値伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59134949A true JPS59134949A (ja) | 1984-08-02 |
Family
ID=11703360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP881783A Pending JPS59134949A (ja) | 1983-01-24 | 1983-01-24 | 三値伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59134949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6834111B1 (en) | 1998-04-01 | 2004-12-21 | Matsushita Electric Industrial Co., Ltd. | Data transmitting/receiving method, data transmitter, data receiver, data transmitting/receiving system, av content transmitting method, av content receiving method, av content transmitter, av content receiver, and program recording medium |
-
1983
- 1983-01-24 JP JP881783A patent/JPS59134949A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6834111B1 (en) | 1998-04-01 | 2004-12-21 | Matsushita Electric Industrial Co., Ltd. | Data transmitting/receiving method, data transmitter, data receiver, data transmitting/receiving system, av content transmitting method, av content receiving method, av content transmitter, av content receiver, and program recording medium |
| US7747016B2 (en) | 1998-04-01 | 2010-06-29 | Panasonic Corporation | Data transmitting/receiving method, data transmission apparatus, data reception apparatus, data transmission/reception system, AV contents transmitting method, AV contents receiving method, AV contents transmission apparatus, AV contents reception apparatus, and program recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039439B2 (ja) | 識別レベル制御回路 | |
| CN113541732B (zh) | 混合式传输器 | |
| JPH0339425B2 (ja) | ||
| JPS59134949A (ja) | 三値伝送方式 | |
| US5734682A (en) | Method for increasing transmission rate | |
| US4516245A (en) | Digital span transmission circuit | |
| US4424413A (en) | Circuit for converting a binary input signal into a telegraph signal | |
| JP2944253B2 (ja) | 論理信号伝達回路 | |
| JP2998258B2 (ja) | スイッチ回路 | |
| JPS60128762A (ja) | 電話機回路 | |
| JP2586071Y2 (ja) | レベル変換回路 | |
| JPH0648999Y2 (ja) | パルス信号伝送回路 | |
| JPS62180643A (ja) | パルス伝送方式 | |
| JP2001016277A (ja) | 送受信回路 | |
| JPS60253341A (ja) | デ−タ伝送用送受信回路 | |
| JPH0342733B2 (ja) | ||
| JPH0712175B2 (ja) | 電源回路 | |
| JPS63194413A (ja) | パルス信号送出回路 | |
| JPS62266911A (ja) | トランスミツタ用駆動回路 | |
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPS599473Y2 (ja) | 平衡形直流バス回路 | |
| JPS6037630Y2 (ja) | スイツチ信号伝送回路 | |
| JPS58219818A (ja) | Ｄ−ａ変換回路 | |
| JPH0292044A (ja) | 伝送回路 | |
| JPH0844990A (ja) | 信号伝達方式 |