JPS5912619A - アナログ・デイジタル変換器の自動補正方法 - Google Patents
アナログ・デイジタル変換器の自動補正方法Info
- Publication number
- JPS5912619A JPS5912619A JP12170782A JP12170782A JPS5912619A JP S5912619 A JPS5912619 A JP S5912619A JP 12170782 A JP12170782 A JP 12170782A JP 12170782 A JP12170782 A JP 12170782A JP S5912619 A JPS5912619 A JP S5912619A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- output
- analog
- converter
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ・ディジタル変換器の自動補正方法に
関し、詳しくは、単紙にし゛〔自動化が容易な補正量の
測定方法に関するものである。
関し、詳しくは、単紙にし゛〔自動化が容易な補正量の
測定方法に関するものである。
アナログ・ディジタル変換器におい“〔、ディジタル出
力値の期待値からのずれの大きさを誤差という。この誤
差には量子化誤差、直線性誤差、オフセット誤差などが
あるが、いずれにしてもアナログ・ディジタル変換器の
精度は誤差の大きさで決まるため、該誤差を補正する必
要がある。
力値の期待値からのずれの大きさを誤差という。この誤
差には量子化誤差、直線性誤差、オフセット誤差などが
あるが、いずれにしてもアナログ・ディジタル変換器の
精度は誤差の大きさで決まるため、該誤差を補正する必
要がある。
従来、アナログ・ディジタル変換器（以後Ｎ巾変換器と
呼ぶ）の補正量を求めるためには、通常ではコンパレー
タのみにしか接続されない局部ディジタル・アナログ変
換器（以後ローカルＤＡＣと呼ぶ）の出力をなんらかの
方法で外部に出力し、このローカルＤＡＣの入力コード
に対する出力電圧を高精度電圧計により測定することで
求めていた。しかし、これには次のような欠点がある。
呼ぶ）の補正量を求めるためには、通常ではコンパレー
タのみにしか接続されない局部ディジタル・アナログ変
換器（以後ローカルＤＡＣと呼ぶ）の出力をなんらかの
方法で外部に出力し、このローカルＤＡＣの入力コード
に対する出力電圧を高精度電圧計により測定することで
求めていた。しかし、これには次のような欠点がある。
（１） 高精度な電圧計が必要であり、現在この種の
機器は高価であθ、かつ測定時間が長いため１チツプの
補正量を求めるのに非常な時間を必要とし、生産性が低
下する。
機器は高価であθ、かつ測定時間が長いため１チツプの
補正量を求めるのに非常な時間を必要とし、生産性が低
下する。
（２） コンパレータによる誤差を補正出来ない。
（３） ローカルＤＡＣ出力を外部に出力する必要が
ある。
ある。
（３）の場合、ローカルＤＡＣの出力抵抗が低ければ、
ローカルＤＡＣ出力を直接外部に出力出来るが、外部出
力のために配線が長くな９、かつ、パッド、ピン等がつ
くため、これらへ誘導される雑音により測定精度が劣化
する。ローカルＤＡＣの出力抵抗が高い場合や、前記の
雑音を減少させるため、ローカルＤＡＣ出力にバッファ
アンプを接続し、バッファアンプ出力を外部に出力する
方法も考えられるが、この場合、バッファアンプの誤差
が測定値に含まれてしまい測定精度を劣化させる。
ローカルＤＡＣ出力を直接外部に出力出来るが、外部出
力のために配線が長くな９、かつ、パッド、ピン等がつ
くため、これらへ誘導される雑音により測定精度が劣化
する。ローカルＤＡＣの出力抵抗が高い場合や、前記の
雑音を減少させるため、ローカルＤＡＣ出力にバッファ
アンプを接続し、バッファアンプ出力を外部に出力する
方法も考えられるが、この場合、バッファアンプの誤差
が測定値に含まれてしまい測定精度を劣化させる。
本発明はこれらの欠点を除去するため、電圧計等の測定
機器の代りに、Ａ／ｌ）変換器が有し゛〔いるコンパレ
ータ、サンプルホールド回路を使用し′〔補正量の測定
を可能にし、補正量の測定の簡易化、生産性の向上を図
るようにしたもので、以下、図面につい゛Ｃ詳細に説明
する。
機器の代りに、Ａ／ｌ）変換器が有し゛〔いるコンパレ
ータ、サンプルホールド回路を使用し′〔補正量の測定
を可能にし、補正量の測定の簡易化、生産性の向上を図
るようにしたもので、以下、図面につい゛Ｃ詳細に説明
する。
第１図は本発明の原理説明図である。こ〜で、上位桁の
出力を発生するディジクル・アナログ変換器を上位ＤＡ
Ｃ１下位桁の出力を発生するディジタル・アナログ変換
器を下位ＤＡＣと呼ぶことにする。この上位ＤＡＣと下
位ＤＡＣを合せたものがローカルＤＡＣ−Ｃ’ある。第
１図中、Ａハｏ −カルＤＡＣ全体の特性であり、Ｌは
下位ＤＡＣ１Ｍは上位ＤＡＣの特性である。Ｌは下位Ｉ
）Ａ Ｃのフルスケールであり、ｐは下位ＤＡＣのＩ
ＬＳＢである。上位ＤＡＣのディジタル入力コードを適
当に設定し、下位ＤＡＣをフルスケールに設定したとき
の（設定ディジタルコードをＤａとする）上位、下位Ｄ
ＡＣ出力を合成した全体の出力電圧が■、である。
出力を発生するディジクル・アナログ変換器を上位ＤＡ
Ｃ１下位桁の出力を発生するディジタル・アナログ変換
器を下位ＤＡＣと呼ぶことにする。この上位ＤＡＣと下
位ＤＡＣを合せたものがローカルＤＡＣ−Ｃ’ある。第
１図中、Ａハｏ −カルＤＡＣ全体の特性であり、Ｌは
下位ＤＡＣ１Ｍは上位ＤＡＣの特性である。Ｌは下位Ｉ
）Ａ Ｃのフルスケールであり、ｐは下位ＤＡＣのＩ
ＬＳＢである。上位ＤＡＣのディジタル入力コードを適
当に設定し、下位ＤＡＣをフルスケールに設定したとき
の（設定ディジタルコードをＤａとする）上位、下位Ｄ
ＡＣ出力を合成した全体の出力電圧が■、である。
（１） 電圧Ｖ、をサンプルホールド回路でサンプル
ホールドし、Ａの特性を有するローカルＤＡＣでアナロ
グ・ディジタル変換すると、Ｖ５に対応した他方のコー
ドＤｂを求めることが出来る。そこで、Ｄｂ Ｄａ
”” Ｄｃ ・” ・・・−ｆｉｌなる
り。を上位ＤＡＣの全てのコードに対して求めておく。
ホールドし、Ａの特性を有するローカルＤＡＣでアナロ
グ・ディジタル変換すると、Ｖ５に対応した他方のコー
ドＤｂを求めることが出来る。そこで、Ｄｂ Ｄａ
”” Ｄｃ ・” ・・・−ｆｉｌなる
り。を上位ＤＡＣの全てのコードに対して求めておく。
これをり。ｏ ＝ １）。Ｋとする。次に任意のアナロ
グ入力電圧Ｖｄに対して、該ローカルＤＡＣの特性でア
ナログ・ディジタル変換する。このときなる式からり。
グ入力電圧Ｖｄに対して、該ローカルＤＡＣの特性でア
ナログ・ディジタル変換する。このときなる式からり。
を求め、Ｄｆから該り。を減算することにより、理想特
性■でディジタル・アナログ変換した場合と同様の１）
８なるディジタルコードを得ることが出来る。
性■でディジタル・アナログ変換した場合と同様の１）
８なるディジタルコードを得ることが出来る。
＋２１ Ｖ５をサンプルホールドするかわりに、■、
よりＩ ＬＳＢだけ大きいＶ５＋１をサンプルホールド
し、これに対応するディジタルコードＤ。を求めて、Ｄ
ｅ−（Ｄａ＋１）＝Ｄｏ−−−−・・・・＋３＋なる式
から補正量を求めても、同様の補正量を求めることが出
来る。
よりＩ ＬＳＢだけ大きいＶ５＋１をサンプルホールド
し、これに対応するディジタルコードＤ。を求めて、Ｄ
ｅ−（Ｄａ＋１）＝Ｄｏ−−−−・・・・＋３＋なる式
から補正量を求めても、同様の補正量を求めることが出
来る。
この方法による補正量の測定は電圧計等の測定装置を必
要とせず、ディジタル回路で組み立てられた簡単な制御
、加算回路があれば、補正量を自動測定することが出来
る特長を有する。
要とせず、ディジタル回路で組み立てられた簡単な制御
、加算回路があれば、補正量を自動測定することが出来
る特長を有する。
第２図（１）、（２）は本発明のローカル］） Ａ Ｃ
の実施例であり、（１）は■５をサンプルホールドする
もの、（２）は■、＋１をサンプルホールドするもので
ある。
の実施例であり、（１）は■５をサンプルホールドする
もの、（２）は■、＋１をサンプルホールドするもので
ある。
（１）の回路は一般的なコンデンサ７レイＩ） Ａ Ｃ
を上位、下位ＤＡＣとして使用している例である。（２
）の回路は常に接地されているべきＩＣの容量をＶｒｅ
ｆとグランドとの間でコントロール端子Ｃｂで切り変え
ることが出来ることを特徴としている。
を上位、下位ＤＡＣとして使用している例である。（２
）の回路は常に接地されているべきＩＣの容量をＶｒｅ
ｆとグランドとの間でコントロール端子Ｃｂで切り変え
ることが出来ることを特徴としている。
（１）、（２１０回路ともスイッチＳａをグランド側、
Ｓ。
Ｓ。
ヘー５ｅ−１をＶｒｅｆ側に接続すると、下位ＤＡＣの
フルスケールが出力され、（２）の回路はさらにスイッ
チＳｂをＶｒｅｆ側に接続すると、下位ＤＡＣのフルス
ケールよりＩＬＳＢだけ大きい出力が得られる。このと
き、Ｂ（１）〜Ｂ（ｆ−ｈｎ＝１ ）までのディジタル
入力を適当に設定してスイッチＳ５を閉じると、第１図
で示した■５またはｖ５＋１の電圧がサンプルされ、ス
イッチＳ５を開くとホールドされる。このようにして、
出力ＯＵＴがグランドレベルになる様、コンパレータを
使用して逐次比較等の手法でアナログ・ディジタル変換
し、ディジタルコードＤｂを求める。
フルスケールが出力され、（２）の回路はさらにスイッ
チＳｂをＶｒｅｆ側に接続すると、下位ＤＡＣのフルス
ケールよりＩＬＳＢだけ大きい出力が得られる。このと
き、Ｂ（１）〜Ｂ（ｆ−ｈｎ＝１ ）までのディジタル
入力を適当に設定してスイッチＳ５を閉じると、第１図
で示した■５またはｖ５＋１の電圧がサンプルされ、ス
イッチＳ５を開くとホールドされる。このようにして、
出力ＯＵＴがグランドレベルになる様、コンパレータを
使用して逐次比較等の手法でアナログ・ディジタル変換
し、ディジタルコードＤｂを求める。
以上説明した様に、本発明の補正方法によれば、従来の
ローカルＤＡＣをそのまま使用することも可能で、高精
度電圧計のような測定器等を使用せずに簡易なディジタ
ル回路で補正量の測定が自動的に行うことができるため
、回路規模の増加がなくなり、生産性の向上、コストの
低下が図れる利点がある。
ローカルＤＡＣをそのまま使用することも可能で、高精
度電圧計のような測定器等を使用せずに簡易なディジタ
ル回路で補正量の測定が自動的に行うことができるため
、回路規模の増加がなくなり、生産性の向上、コストの
低下が図れる利点がある。
第１図は本発明の原理説明図、第２図は本発明によるロ
ーカル・ディジタル・アナログ変換器の一実施例を示す
図である。 ５ｏ＝ＪＬ＋ｍ〜１・・・グランド、Ｖｒｅｆ切換スイ
ッチ、８ａ・・グランド、Ａ人カ切換スイッチ、Ｓ、・
・・出方のディスチャージスイッチ、１ｃ〜２１ｎ ５
２・・・容量、ＢＯ−Ｊ＋ｍ−１・・・ディジタル入力
、ｓｂ・・グランド、Ｖｒｅｆ切換スイッチ、ｃａ、
Ｃｂ、 Ｉ）Ｓ８０．２ イッチ制御信号端子
ーカル・ディジタル・アナログ変換器の一実施例を示す
図である。 ５ｏ＝ＪＬ＋ｍ〜１・・・グランド、Ｖｒｅｆ切換スイ
ッチ、８ａ・・グランド、Ａ人カ切換スイッチ、Ｓ、・
・・出方のディスチャージスイッチ、１ｃ〜２１ｎ ５
２・・・容量、ＢＯ−Ｊ＋ｍ−１・・・ディジタル入力
、ｓｂ・・グランド、Ｖｒｅｆ切換スイッチ、ｃａ、
Ｃｂ、 Ｉ）Ｓ８０．２ イッチ制御信号端子
Claims (1)
- （１） 上位桁の出力を発生する第１のディジタル・
アナログ変換器と、下位桁の出力とし゛〔前記第１のデ
ィジタル幸アナログ変換器の最下位桁のディジタル入力
の１ビット分の出力値（ＩＬＳＢの値）より常に大きい
フルスケール出力を発生する第２のディジタル・アナロ
グ変換器とを具備し、前記第１のディジタル・アナログ
変換器の出力と前記第２のディジタル・アナログ変換器
の出力とを加算し゛〔アナログ出力を得るようにした局
部ディジタル・アナログ変換器を有するアナログ・ディ
ジタル変換器の自動補正方法におい゛〔、前記第１のデ
ィジタル・アナログ変換器ンデイジタル入力コードをセ
ットし、前記第２のディジタル・アナログ変換器の出力
をフルスケール出力もしくはフルスケールよりＩ ＬＳ
Ｂだけ太きくし、このときの出力電圧をサンプルホール
ドし、アナログ・ディジタル変換によりこの電圧と等し
い電圧を出力するディジタル入力コードを求め、このコ
ードと前設定コードとの差を求め、以下同様にし゛（第
１のディジタル・アナログ変換器の全ディジタル入力コ
ードについ°〔この差を求め、任意の第１のディジタル
・アナログ変換器の入力コードに対する補正量をその入
力コードより小さい入力コードに対する補正量の総和と
することを特徴とするアナログ・ディジタル変換器の自
動補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12170782A JPS5912619A (ja) | 1982-07-13 | 1982-07-13 | アナログ・デイジタル変換器の自動補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12170782A JPS5912619A (ja) | 1982-07-13 | 1982-07-13 | アナログ・デイジタル変換器の自動補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912619A true JPS5912619A (ja) | 1984-01-23 |
| JPS634967B2 JPS634967B2 (ja) | 1988-02-01 |
Family
ID=14817886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12170782A Granted JPS5912619A (ja) | 1982-07-13 | 1982-07-13 | アナログ・デイジタル変換器の自動補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912619A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245723A (ja) * | 1986-04-17 | 1987-10-27 | Nec Corp | ディジタル・アナログ変換器 |
| JPS6465069A (en) * | 1987-09-03 | 1989-03-10 | Sumitomo Metal Ind | Dipped nozzle for continuous casting |
| US5086020A (en) * | 1989-11-28 | 1992-02-04 | Asahi Glass Company Ltd. | High zirconia fused cast refractory |
| US5344801A (en) * | 1992-06-26 | 1994-09-06 | Asahi Glass Company Ltd. | High zirconia fused cast refractory |
| US9056797B2 (en) | 2012-12-28 | 2015-06-16 | Agc Ceramics Co., Ltd. | High zirconia fused cast refractory |
| KR20190028309A (ko) | 2017-09-08 | 2019-03-18 | 에이지씨 가부시키가이샤 | 고지르코니아질 전기 주조 내화물 및 그 제조 방법 |
| US10815155B2 (en) | 2017-09-08 | 2020-10-27 | Agc Ceramics Co., Ltd. | High-zirconia electrocast refractory and method for manufacturing the same |
| KR20230110446A (ko) | 2020-11-24 | 2023-07-24 | 산고반.티에무 가부시키가이샤 | 고지르코니아 전기 용융 주조 내화물 |
-
1982
- 1982-07-13 JP JP12170782A patent/JPS5912619A/ja active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245723A (ja) * | 1986-04-17 | 1987-10-27 | Nec Corp | ディジタル・アナログ変換器 |
| JPH0426562B2 (ja) * | 1986-04-17 | 1992-05-07 | Nippon Electric Co | |
| JPS6465069A (en) * | 1987-09-03 | 1989-03-10 | Sumitomo Metal Ind | Dipped nozzle for continuous casting |
| JP2651444B2 (ja) * | 1987-09-03 | 1997-09-10 | 住友金属工業株式会社 | 鋼の連続鋳造用浸漬ノズル |
| US5086020A (en) * | 1989-11-28 | 1992-02-04 | Asahi Glass Company Ltd. | High zirconia fused cast refractory |
| US5344801A (en) * | 1992-06-26 | 1994-09-06 | Asahi Glass Company Ltd. | High zirconia fused cast refractory |
| US9056797B2 (en) | 2012-12-28 | 2015-06-16 | Agc Ceramics Co., Ltd. | High zirconia fused cast refractory |
| KR20190028309A (ko) | 2017-09-08 | 2019-03-18 | 에이지씨 가부시키가이샤 | 고지르코니아질 전기 주조 내화물 및 그 제조 방법 |
| US10815155B2 (en) | 2017-09-08 | 2020-10-27 | Agc Ceramics Co., Ltd. | High-zirconia electrocast refractory and method for manufacturing the same |
| KR20230110446A (ko) | 2020-11-24 | 2023-07-24 | 산고반.티에무 가부시키가이샤 | 고지르코니아 전기 용융 주조 내화물 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634967B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740862B1 (en) | Pipelined analog-to-digital converter with curvefit digital correction | |
| US6452519B1 (en) | Analog to digital converter utilizing a highly stable resistor string | |
| TWI509997B (zh) | 資料轉換電路及其方法 | |
| US7187310B2 (en) | Circuit calibration using voltage injection | |
| US7671768B2 (en) | Digital-to-analogue converter system with increased performance | |
| US20020014982A1 (en) | A/D converter calibration | |
| JPH0348700B2 (ja) | ||
| US6310518B1 (en) | Programmable gain preamplifier | |
| JPH08505026A (ja) | デジタル入力ワードからアナログ出力信号を生成する装置および方法 | |
| US4857931A (en) | Dual flash analog-to-digital converter | |
| JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
| Tewksbury et al. | Terminology related to the performance of S/H, A/D, and D/A circuits | |
| JP2011041231A (ja) | 逐次比較型ＡＤ（ＡｎａｌｏｇＤｉｇｉｔａｌ）コンバータ及びそのテスト方法 | |
| CN114553225A (zh) | 用于数模转换芯片的测试装置 | |
| Lee et al. | A self calibrating 12b 12 µ s CMOS ADC | |
| US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| Goes et al. | High-linearity calibration of low-resolution digital-to-analog converters | |
| JPS59133728A (ja) | Ａ／ｄ変換器 | |
| US5099241A (en) | Dual flash analog-to-digital converter | |
| JP3351167B2 (ja) | バッテリ電圧測定装置 | |
| JPS60185429A (ja) | Ｄａ変換器における直線性誤差補正回路 | |
| JPS5863227A (ja) | デイジタル・アナログ変換回路 | |
| JPS6333377Y2 (ja) | ||
| CN116707527A (zh) | 一种saradc电容阵列校准方法和电路 |