[go: up one dir, main page]

JPS59110145A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59110145A
JPS59110145A JP57219605A JP21960582A JPS59110145A JP S59110145 A JPS59110145 A JP S59110145A JP 57219605 A JP57219605 A JP 57219605A JP 21960582 A JP21960582 A JP 21960582A JP S59110145 A JPS59110145 A JP S59110145A
Authority
JP
Japan
Prior art keywords
pellet
bed
lead terminals
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57219605A
Other languages
English (en)
Inventor
Matsuki Kawakami
川上　末喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57219605A priority Critical patent/JPS59110145A/ja
Publication of JPS59110145A publication Critical patent/JPS59110145A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばエポキシ系の樹脂で封止加工され、
外部導出電極としてリード端子を備えた集積論理回路等
を構成する半導体装置に関する。
〔発明の技術的背景〕
上記のような半導体装置は、第１図に示すように例えば
集積論理回路等の回路網が形成された半導体ペレット１
１を備えている。このベレット１１はリードフレームの
ベレットベッド１２０面上に載置（マウント）されるも
ので、このベレットｌｌに形成された回路網の電極は、
ボンディングワイヤ１３ａ、１３ｂ・・・によりリード
端子１４ａ、１４ｂ・・・に接続され導出される。
この場合、第２図に示すように、上記リードフレームの
ベッド１２およびリード端子１４ａ。
Ｚ４ｂ・・・は、それぞれ位置関係を設定して一枚の金
属板体にエツチング加工まｌｅはプレス加工等を施して
形成されるもので、このベッド１２およびリード端子１
４ａ、１４ｂ・・・それぞれの位置は、つりピン部１５
により設定される。そしてこのベッドＩ２上のベレット
１１と各リード端子１４ａ、１４ｂ・・・との間をボン
ディング接続し、このボンディングワイヤ１３　ａ　、
　１３ｂ・・・を含む点線で示すようなリード端子１４
ａ。
１４ｂ・・周囲を、エポキシ系の樹脂でモールドして樹
脂ケースＺ６に封止する。この封止加工後につりピン部
ノ５を切断して半導体装置が完成されるものである。
〔背景技術の問題点〕
しかし、このように構成される半導体装置では、ベッド
１２を支えるつりピン部１５は、樹脂ケース１６の面部
で切断されるものであるため、この樹脂ケース１６面に
露出する状態となる。このつりピン部１５の電位は金属
板で形成されたベッド１２を介して半導体ペレット１１
の電位と同電位となっているため、例えば組み立て実装
後の動作チェック時等において、このつりピン部１５に
接触すると、最悪の場合には上記ペレットｌｌに形成さ
れた集積回路素子を′破壊させる恐れがある。
また、ベッド１２とリード端子１４　ａ　、　７４ｂ・
・・との筒さが同一であるため、このベッド１２上に載
置されるペレット１１のボンディングワイヤ１３ａ　、
　１３ｂ・・・の接続点は、リード端子１４ａ、１４ｂ
・・・の接続点よりも高い状態となり、ボンディング加
工時において、ボンディングワイヤ１３ａ、１３ｂ・・
・がペレット１１の角に接触してボンディング不良を起
こす可能性がある。
さらに、この半導体装置が高集積度を有するために、外
部導出電極が４２ピンまたは６０ピン等で多ピン化され
る場合には、この導出電極となるリード端子１４ａ、１
４ｂ・・・の端子幅およびその間隔は、非常に狭い幅で
設定されるようになる。すなわち、このリード端子１４
ａ。
１４ｂ・・のそれぞれが強度を失い、そのボンディング
ワイヤ１３ａ、Ｊａｂ・・の接続安定性が不充分であり
、上記のようにペレット１１の電極部とリード端子１４
ａ、１４ｂ・・・との間に段差が存在すると、これは確
実なポンディング加工を施すのに大きな妨げとなってし
まう。
〔発明の目的〕
この発明は上記のような問題点を解決するためになされ
たもので、樹脂ケースの外面に不要な電極としてのつり
ピン部が露出することなく、集積回路素子を確実に保護
し得るようにすると共に、組み立て加工時においてポン
ディング接続作業を確実に且つ速やかに施すことができ
る半導体装置を提供することを目的とする。
〔発明の概要〕
すなわちこの発明に係る半導体装置は、絶縁性の樹脂で
形成され半導体ペレットを載置固定するペレットベッド
を、外部導出電極となるリード端子の樹脂ケース側の下
面部先端に一体的に接着設定するようにしたものである
。
〔発明の実施例〕
以下図面によりこの発明の一実施例を説明する。
第３図はその構成を示すもので、半導体ペレットｌｌは
、例えばポリイミド等の絶縁性の樹脂により形成したペ
レットベッド２０に載置し接着同定する。このペレット
ベッド２０は、第４図で示すように外部導出電極となる
リード端子１４ａ、１４ｂ　　先端部の下面側に対して
一体的に嵌着固定される。すなわち、リード端子１４ａ
、１４ｂ・・・のボンディング接続する表面部と、ペレ
ットベッド２０上のペレットｌｌの電極を鳴する表面部
とが略同−の高さに設定されるようにする。そして半導
体ベレット１１の、例えば集積論理回路等の回路網の電
極と対応リード端子１４ａ、１４ｂ・・・とをボ／ディ
ングワイヤ２１ａ、２１ｂ・・パにより接続するもので
ある。その後、第４図に点線で示すようにペレットベッ
ド２０を含むリード端子１４ａ、１４ｂ・・・周囲を、
エポキシ系の樹脂で封止し、樹脂ケーク１６を形成して
リード端子１４ａ、１４ｂ・・・それぞれを分離する。
すなわちこのように構成される半導体装置においては、
半導体ペレット１ノが載置固定されるペレットベット２
０は、絶縁性の樹脂を用いて単体で形成される。そして
このペレットベッド２０はリードフレームに直接的に形
成されるものではな（、複数のリード端子１４　ａ　、
　１４ｂ・・・それぞれの先端部でその位置が支持され
るものであり、樹脂封止後において、リードフレームか
らペレットベッド２ｏを切離す必要のないものとなる。
すなわち、従来ベッド１２の位置設定用として必要とし
たペレットＩＩと同電位となる金）／Ａ性のつりピン部
１５（第２図参照）は存在せず、（かｊ脂ケースＩ６か
も不要な電極部が霧出することがない。
またリード端子１４ａ、１４ｂ・・・それぞれのボンデ
ィングワイヤ２１ａ、２１ｂ・・・接続点は、すべてペ
レット１）の面と略同−面上に浮き沈みなく位置される
ようになる。すなわち、ペレット１１側とリード端子１
４ａ、１４ｂ・・側とのワイヤ接続点が、それぞれ同一
の高さに設定されるため、ボンディングワイヤ２１　ａ
　、　２１ｂ・・・それぞれのループ形状は極く自然７
４．形となり、その長さは比較的短く形成されるように
なる。
したがって、半導体ペレットｌｌとリード端子１４ａ、
１４ｂ・・とは、不要な接触事故等を生ずることな（、
安定してボンディング接続設定されるようになる。
〔発明の効果〕
以上のようにこの発明によれば、半導体ペレットと同電
位となる金属性のつりビン部が存在しないので、不要な
露出する電極部は存在せず、例えば組み立て実装後の動
作チェック等を行なう場合に、この半導体装置に接触し
ても、ペレット上の集積回路素子を直接破壊してしまう
恐れは完全に解消できる。
また、ボンディング加工時において、ボンディングワイ
ヤがペレットの角に接触するような不良が生じることな
く、確実に且つ速みやかに接続加工を施すことができる
。このため、ボンディングワイヤの長さを短縮すること
ができ、例えば月に１０　個もの大量の半導体装置を製
造するような場合に、材料費を多大に節約することがで
きる。したがって゛、このような半導体装置を構成する
ことにより、関連するあらゆる面に効果を発揮すること
ができる１゜
【図面の簡単な説明】
第１図は従来の半導体装置を説明する断面図、第２図は
この半導体装置のリードフレームを説明する図、第３図
はこの発明の一実施例に係る半導体装置を説明する断面
図、第４図はこの半導体装置のリードフレームを説明す
る図である。 １１・・・半導体ペレット％　　１４ａ、１４ｂ・・・
リード端子、１６・・・樹脂ケース、２ｏ・・・ペレッ
トベッド、２１ａ　、２１Ｌ）・　ボンディングワイヤ
。 出願人代理人　−ｔｆｆｊａ士　　鈴　江　武　彦第１
図

Claims (1)

    【特許請求の範囲】
  1. 半導体ベレットを載置固定する絶縁性の樹脂で形成され
    たペレットベッドを備え、このベレットベッドは上記半
    導体ペレットにボンディング接続されるリード端子の樹
    脂ケース側の先端下面部に添着設定し、上記リード端子
    およびペレットベッドを含む半導体ベレット部を絶縁性
    樹脂で封止するようにしたことを特徴とする半導体装置
    。
JP57219605A 1982-12-15 1982-12-15 半導体装置 Pending JPS59110145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57219605A JPS59110145A (ja) 1982-12-15 1982-12-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57219605A JPS59110145A (ja) 1982-12-15 1982-12-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS59110145A true JPS59110145A (ja) 1984-06-26

Family

ID=16738145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57219605A Pending JPS59110145A (ja) 1982-12-15 1982-12-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS59110145A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342149A (ja) * 1986-08-08 1988-02-23 Nec Corp 樹脂封止型半導体装置
JPH01257360A (ja) * 1988-04-06 1989-10-13 Nec Corp 半導体装置用リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342149A (ja) * 1986-08-08 1988-02-23 Nec Corp 樹脂封止型半導体装置
JPH01257360A (ja) * 1988-04-06 1989-10-13 Nec Corp 半導体装置用リードフレーム

Similar Documents

Publication Publication Date Title
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR100804341B1 (ko) 반도체장치 및 그 제조방법
JPH03263334A (ja) 樹脂封止型半導体装置
JPS59110145A (ja) 半導体装置
JPS6028256A (ja) 半導体装置
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JPH0199245A (ja) Ｉｃパッケージ
JPH088138Y2 (ja) 半導体の実装構造
JP3013611B2 (ja) 半導体装置の製造方法
JPH0526761Y2 (ja)
JPH0222886A (ja) 混成集積回路
JPS621239A (ja) 半導体装置
JPH01173747A (ja) 樹脂封止形半導体装置
JPS63307762A (ja) 半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPS62117355A (ja) 集積回路の製造方法
JPS61174655A (ja) 集積回路装置
JPS62216256A (ja) 電子部品のパツケ−ジ構造
JPH05243456A (ja) 樹脂封止形半導体装置
JPS62119933A (ja) 集積回路装置
JPH02205055A (ja) 樹脂封止型半導体装置
JPH033354A (ja) 半導体装置